Mi INAOE Alertas Editar Perfil

Bienvenidos al Repositorio Institucional de INAOE

¡Bienvenido a nuestro Repositorio Institucional de INAOE!

Nuestro repositorio es una Plataforma digital que contiene toda nuestra información académica, científica, tecnológica y de innovación, la cual se encuentra vinculada al Repositorio Nacional del CONACYT siguiendo estándares internacionales contemplados en los Lineamientos Técnicos para la construcción de repositorios institucionales publicados por el CONACYT.

Buscar por Autor VICTOR HUGO CHAMPAC VILELA

0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

Mostrando resultados 10 a 23 de 23
< Anterior

Fecha de publicaciónTítuloTipo de publicación/ Tipo de recursoAutor(es)Fecha de depósito
may-2007Design-for-Test Techniques for Opens in Undetected Branches in CMOS Latches and Flip-FlopsArtículoANTONIO ZENTENO RAMIREZ; GUILLERMO ESPINOSA FLORES VERDAD; VICTOR HUGO CHAMPAC VILELA19-feb-2018
sep-2011Detection of small-delay defects in nanometer technologies using inter-path correlationTesis de maestríaFRANCISCO JAVIER GALARZA MEDINA17-oct-2017
feb-2015Diseño de circuitos digitales robusto a variaciones de procesoTesis de maestríaCARLOS ALBERTO SANABRIA DIAZ-
nov-2007Diseño y análisis de celdas de memoria en presencia de radiación Tesis de maestríaJESUS MORENO MORENO10-oct-2017
oct-2013Diseño y pruebas de circuitos y sistemas digitales usando la correlación entre trayectoriasTesis de maestríaJORGE ALEJANDRO NOCUA CIFUENTES3-nov-2017
2010Exploiting magnetic sensing capabilities of Short Split-Drain MAGFETsArtículoGERARD FRANZ SANTILLAN QUIÑONEZ; VICTOR HUGO CHAMPAC VILELA; ROBERTO STACK MURPHY ARTEAGA4-oct-2018
sep-2008Influencia del acoplo capacitivo en el test de fallas struck-openTesis de maestríaLUIS FERNANDO PEREZ JIMENEZ4-oct-2017
jul-2013Metodología de selección de caminos críticos para circuitos nanométricos CMOS tolerantes a envejecimiento debido a NBTITesis de maestríaANDRES FELIPE GOMEZ CHACON-
feb-2016Métodos de optimización para circuitos digitales nanométricos considerando variaciones de procesoTesis de maestríaJUAN FRANCISCO TISZA CONTRERAS-
jul-2010Modeling and design of split-drain MAGFETs and possible applications in integrated circuit testTesis de doctoradoGERARD FRANZ SANTILLAN QUIÑONEZ6-oct-2017
jun-2012Realistic detection of interconnect opens under process variationsTesis de doctoradoJESUS MORENO MORENO-
6-dic-2017Reliability analysis and improvement of nanoscale CMOS digital circuits Tesis de doctoradoANDRES FELIPE GOMEZ CHACON25-ene-2018
may-2014Reliability enhancement of nanometer-scale digital circuitsTesis de doctoradoHECTOR LUIS VILLACORTA MINAYA-
oct-2008Signal integrity testing for high speed signals Tesis de doctoradoNESTOR HERNANDEZ CRUZ25-sep-2017
Mostrando resultados 10 a 23 de 23
< Anterior