Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/532| Diseño de bloques funcionales en modo corriente para un filtro adaptivo | |
| JUAN CARLOS MATEUS ARDILA | |
| ALEJANDRO DIAZ SANCHEZ | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Analog circuits Circuit design Current-mode circuits | |
| In this Thesis, the current-mode functional blocks for an adaptive filter (AF) are designed. As
the signal processing is done in current-mode, it takes advantage of the very high{admittance
node of the flipped voltage follower current sinker (FVFCS). Thus, using output nodes with
admittance of gds and input nodes of g2m/gds, good current-mode coupling signals can be
assured. Additionally, the current-mode signal processing requires summing nodes, as in the
output of the multiplier core. These nodes are also obtained from the FVFCS, fittings either
only-signal or signal+bias couplings. Thus, with a 50 µA bias current to polarize each branch
of the circuit, a bandwidth of 1.1 GHz is obtained in the current-mode signal processing blocks.
Using the same bias current, the signal integrated circuits has a bandwidth of 200 kHz. In both
cases, bandwidth is obtained from the architecture. Thus, an improved 1:1 copy in different
current mirrors is obtained, reducing the offset in the current-mode couplings.
3Within these reduction methods, a method of reducing order is treated, it is known as asymptotic waveform evaluation, and allows the reduction of order in expressions, to have smaller expressions.
Symbolic analysis is also useful for calculating expressions that represent parameters like noise in amplifiers; this topic is also reviewed in this Thesis. En este trabajo de grado se diseñó los bloques funcionales en modo corriente para un filtro adaptivo (FA). Dado que el procesamiento de las señales se hace en modo corriente, se aprovechó el nodo de muy alta admitancia del FVFCS (siglas en inglés de ipped voltage follower current sensor). Así, usando nodos de salida con admitancias de gds y nodos de entrada de g2m/gds, se garantizó un buen acoplamiento para señales en modo corriente. Adicionalmente, el procesamiento de señales en corriente requiere de nodos de suma, como en el multiplicador. Estos nodos se obtienen también a partir del FVFCS, ya sea en acoplamiento de solo-señal o en acoplamiento de señal+polarización. De este modo, usando 50 µA para polarizar cada rama de los circuitos, se obtuvo un ancho de banda de 1,1 GHz en los bloques de procesamiento de señal en modo corriente. Usando la misma corriente de polarización, los circuitos de integración de señal presentaron un ancho de banda de 200 kHz. En ambos casos, los anchos de banda se obtuvieron a partir de la arquitectura y no de la polarización. Así, se mejoró la copia 1:1 en los diferentes espejos de corriente, reduciendo el offset en los acoplamientos de corriente. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2010-09 | |
| Tesis de maestría | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Mateus-Ardila J.C. | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| MateusAJC.pdf | 1.81 MB | Adobe PDF | Visualizar/Abrir |