Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/651| Flexible systolic architecture for image processing at video rate | |
| GRISELDA SALDAÑA GONZALEZ | |
| MIGUEL OCTAVIO ARIAS ESTRADA | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Systolic array Motion estimation Image processing Field programmable gate arrays | |
| Computer performance has improved tremendously since the development of the first
all-purpose, all electronic digital computer in 1946. However, engineers, scientists
and researchers keep making more efforts to further improve the computer systems
performance to meet the demanding requirements for many applications such as
Computer Vision and Image Processing which requires a high computational power
to solve data-intensive applications in real-time.
There are basically three ways to improve the computer performance of algorithms in
terms of computational speed. One way is increasing the clock speed; this parameter
is determined by the worst-case delay in the datapath. The datapath elements can be
rearranged such that the worst-case delay is reduced. Furthermore, it is possible to
reduce the number of datapath actions taken in a single clock cycle. However, such
attempts at reducing the clock cycle time have an impact on the number of Clocks per
Instructions (CPIs) needed to execute the different instructions. Another way is to
reduce the CPI by increasing the hardware concurrency. The final option consists in
reducing the number of instructions; for this purpose it is possible to replace simple
instructions by more complex ones so that the overall program executes fewer
instructions. Once again any attempt to introduce new complex instructions has to be
carefully balanced against the CPI, the clock cycle time, and the dynamic instruction
frequencies.
Special-purpose parallel systems and, in particular the ones referred to as systolic
arrays are very attractive approaches for handling many computationally-intensive
applications. These systems consist of an array of identical Processing Elements (PE)
executing the same operations on a set of data. These arrays capitalize on regular,
modular, rhythmic, synchronous, concurrent processes that require intensive,
repetitive computations.
El desempeño computacional se ha mejorado tremendamente desde el desarrollo de la primera computadora totalmente electrónica de propósito general en 1946. Sin embargo, los ingenieros, científicos e investigadores siguen realizando esfuerzos que permitan obtener mejoras en el desempeño de los sistemas computacionales para satisfacer las exigencias de muchas aplicaciones tales como la Visión por Computadora, que requiere un alto poder computacional en la resolución de aplicaciones intensivas en datos bajo condiciones de tiempo real. Básicamente hay tres formas de mejorar el desempeño de los algoritmos en términos de velocidad computacional. Una forma consiste en aumentar la velocidad del reloj, este parámetro se determina por el peor retardo en el datapath. Los elementos datapath se pueden reorganizar de manera tal que el retardo se reduzca. Además, es posible reducir el número de acciones que realiza el datapath en un solo ciclo de reloj. Sin embargo, tales tentativas por reducir el tiempo de ciclo de reloj tienen un impacto sobre el número de Ciclos por Instrucciones (CPIs) necesarias para ejecutar las diferentes instrucciones. Otra forma consiste en reducir los CPIs aumentando la concurrencia de hardware. La opción final consiste en reducir el número de instrucciones, para este propósito es posible reemplazar instrucciones simples por instrucciones más complejas de tal manera que el programa total ejecuta menos instrucciones. De nueva cuenta, cualquier tentativa por introducir nuevas instrucciones complejas tiene que ser cuidadosamente balanceada contra los CPIs, el tiempo del ciclo de reloj y las frecuencias de instrucciones dinámicas. Los sistemas paralelos de propósito específico y en particular los conocidos como arreglos sistólicos resultan ser enfoques muy atractivos para el manejo de muchas aplicaciones computacionalmente intensivas. Estos sistemas consisten de un arreglo de Elementos de Procesamiento (PE) idénticos que ejecutan la misma operación sobre un conjunto de datos. Estos arreglos toman ventaja de los procesos concurrentes, regulares, modulares, rítmicos, sincrónos, que requieren cálculos repetitivos e intensivos. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2007 | |
| Tesis de doctorado | |
| Inglés | |
| Estudiantes Investigadores Público en general | |
| Saldaña-González G | |
| ARQUITECTURA DE ORDENADORES | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Doctorado en Ciencias Computacionales |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| SaldañaGG.pdf | 2.85 MB | Adobe PDF | Visualizar/Abrir |