Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/128| Métodos de optimización para circuitos digitales nanométricos considerando variaciones de proceso | |
| JUAN FRANCISCO TISZA CONTRERAS | |
| VICTOR HUGO CHAMPAC VILELA | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Integrated circuits Electronics devices Fabrication process Design methodologies | |
| En general la actual tendencia hacia el escalamiento de los circuitos integrados con el fin de obtener circuitos cada vez más complejos con mayores funciones operativas incorporadas e integradas en un mismo circuito está generando la necesidad de considerar la variabilidad de los parámetros como una condición a ser tomada en cuenta en los métodos de diseño de circuitos integrados. En este sentido requerimientos de mayor velocidad y menor consumo de potencia son especificaciones que comúnmente encontramos y que deben ser satisfechas a fin de cumplir con las exigencias actuales de los circuitos modernos, exigencias que son concordantes con las expectativas de mayor rentabilidad por los fabricantes. Estas consideraciones producen una mayor variabilidad en los parámetros de los dispositivos electrónicos, estas variaciones generalmente aleatorias son generadas en el proceso de fabricación y aun cuando se han desarrollado técnicas compensatorias en el proceso de fabricación para reducir las variaciones sistemáticas, encontramos que en el campo del diseño de circuitos integrados las variaciones aleatorias tienen considerable importancia y por lo tanto es importante considerar estos efectos en las metodologías de diseño. Las metodologías deben, por lo tanto, considerar tratamientos estadísticos lo que nos conduce a tener en cuenta el modelamiento estadístico lineal como una herramienta fundamental. Por otro lado y en concordancia con lo anterior es importante que se tenga en cuenta el aspecto de la optimización de los circuitos integrados conceptos que deben ser incorporados a las técnicas de diseño. En esta tesis se describe , explica , desarrolla y se aplica técnicas de optimización en base al redimensionamiento de las compuertas de circuitos digitales, estas metodologías consideran las variaciones originadas en el proceso de fabricación con el objetivo de hacer que los circuitos sean robustos ante las variaciones que han sido mencionadas anteriormente. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2016-02 | |
| Tesis de maestría | |
| Español | |
| Público en general | |
| Tisza-Contreras J.F. | |
| ELECTRÓNICA | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| TiszaCJF.pdf | 10.75 MB | Adobe PDF | Visualizar/Abrir |