Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/1390| Modelling of the carrier transport properties in nanostructured devices with applications in advanced logic technologies | |
| Hector Uribe-Vargas | |
| JOEL MOLINA REYES | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| AlD High-K Conduction mechanisms MIS capacitor Resonant tunneling | |
| Ultra-thin high-k oxides are widely used in todays advanced Complementary Metal-Oxide-Semiconductor technology to continue
scalability and to increase performance due to a large dielectric constant (k>8) and low leakage current. Understanding conduction mechanisms (CMs) through these oxides is important to accurately make predictions ensuring the long-term operation of these devices. Nevertheless, this task presents several challenges due to several physical and electronic considerations like: 1) precise atomic control of the high-k material in the ultra-thin regime (thickness, stoichiometry, dielectric constant, etc), 2) excessively large gate leakage current levels, 3) appearance of several conduction mechanisms which degrade the performance and reliability of the devices, 4) interfacial defects at the high-k/silicon interface and 5) low thermodynamic stability of the high-k materials. With the purpose to make accurate predictions of lifetime and/or reliability characteristics, this work reviews the conduction mechanisms of fabricated Metal-Insulator-Semiconductor (MIS) devices using ultra-thin Al₂O₃, HfO₂, and TiO₂, (less than 10 nm in thickness for each dielectric) deposited by Atomic Layer Deposition (ALD). This deposition technique presents several advantages like: 1) high reproducibility and conformality, 2) outstanding control (to atomic level) on the thickness and stoichiometry, 3) good interface properties with the semiconductor substrate, and 4) low deposition temperature (T ≤ 250°C) for these metal oxides which enables enhanced performance and therefore, more accurate reliability predictions. After fabrication, MIS devices were electrically characterized using standard Ig-Vg, C-V, and Ig-Vg-temperature measurement to determine the precise carrier conduction mechanism for each dielectric under different conditions of passivation (SiOx) and post-metallization annealing. Physical and electronic parameters such as barrier height 𝚽ᴃ, energy trap level 𝚽ᴛ and effective mass m* were extracted and further validated using semi-empirical models in MATLAB and SILVACO and compared with those found in literature, having excellent agreement. From this study a simple but practical correlation between materials’ properties with device performance could be obtained and compared among these high-k oxides.
Los dieléctricos ultra-delgados de alta constante son muy usados en la en la tecnología actual basada en el transistor de efecto de campo con el fin de continuar el escalamiento y mejorar el desempeño debido a que presentan una alta constante dieléctrica (k>8) y una baja corriente de fuga. Entender los mecanismos de conducción a través de estos óxidos es importante ya que podremos realizar predicciones precisas en cuanto al comportamiento a largo plazo de estos dispositivos. Sin embargo, esta tarea presenta varios retos debido a algunas consideraciones físicas y electrónicas como lo son 1) el control atómico preciso de estos óxidos en el régimen ultra-delgado (espesor, estequiometria, constante dieléctrica, etc.) 2) excesivas corrientes de fuga, 3) la aparición de diferentes mecanismos de conducción que degradan el dispositivo, 4) defectos en la interfaz entre el dieléctrico y el silicio y 5) baja estabilidad térmica. Con el propósito de hacer predicciones precisas acerca del rendimiento y la confiabilidad de estos óxidos, en este trabajo hemos revisado y analizado los mecanismos de conducción de estructuras Metal-Aislante-Semiconductor (MIS) utilizando Al₂O₃, HfO₂ y TiO₂ como oxido de compuerta en el régimen ultra-delgado (>10 nm de espesor) depositados por Atomic Layer Deposition (ALD). Esta técnica de depósito presenta ventajas como lo son 1) alta reproducibilidad y depósito conformal, 2) excelente control en espesor y estequiometria, 3) excelentes propiedades en la interfaz oxido/semiconductor, y 4) baja temperatura de depósito (T ≤ 250°C), lo que permite un excelente desempeño y predicciones más precisas de confiabilidad. Los dispositivos fabricados fueron caracterizados utilizando técnicas de medición estándar Ig-Vg, C-V e Ig-Vg-T para determinar los mecanismos de conducción asociados a cada uno de ellos bajo diferentes variaciones de proceso (pasivados y tratamiento térmico). De estas mediciones, parámetros físicos y electrónicos como lo son la altura de barrera 𝚽ᴃ, el nivel energético de trampas 𝚽ᴛ y la masa efectiva m* fueron obtenidos y validados usando simulaciones en MATLAB y SILVACO, para después comparar los valores obtenidos con literatura, donde hubo una gran concordancia. De este estudio, una relación entre propiedades de materiales y desempeño de dispositivos puede analizarse. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2018-06 | |
| Tesis de doctorado | |
| Inglés | |
| Estudiantes Investigadores Público en general | |
| Uribe Vargas, H. M., (2018). Modelling of the carrier transport properties in nanostructured devices with applications in advanced logic technologies, Tesis de Doctorado, Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Doctorado en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| UribeVaHM.pdf | 8.26 MB | Adobe PDF | Visualizar/Abrir |