Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/1606| Diseño robusto de circuitos digitales de alto desempeño bajo variaciones de proceso | |
| GREG GUSTAVO RIFKA HERNANDEZ | |
| Víctor Hugo Champac Vilela Héctor Luis Villacorta Minaya | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Variations Process Digital CAD | |
| The continuous scaling in semiconductors technologies has allowed more dense and fastest integrated circuits, however the shrink in the physical feature length has make that any small imperfection in the manufacturing process affect more heavily in the general performance of the system, this imperfection can be seen like variation in the physical parameters of the electronic devices that conform the systems, this variation causes that the delay behave like a random variable. This present work has as objective give a set of tools and strategies that allows a designer make robust systems in presence of process variations.
One of the tools that is presented is a semi analytical model that predicts the value of the delay standard deviation in any logic gate or logic path, this model is used in the making of design metrics that guide designers to quantify the critically of a logic gate in a path, this is make in order to help the designer to do countermeasures in an efficient way. Also in this work a CAD tool is presented, this tool was developed with the purpose of making an automatic optimization process for any logic path in presence of process variations.
El continuo escalamiento de la tecnología de semiconductores ha permitido que los circuitos integrados alcancen una mayor densidad de integración y velocidad de operación. Sin embargo, la reducción de las dimensiones también ha provocado que cualquier pequeña imperfección durante el proceso de fabricación afecte de forma más pronunciada a el rendimiento de los sistemas, dichas imperfecciones se pueden cuantificar como variaciones en los parámetros físicos de los transistores, lo que causa que las características de los circuitos integrados como el retardo se comporten como una variable aleatoria. El presente trabajo tiene como propósito presentar un conjunto de estrategias y herramientas que permitan a un diseñador de IC generar diseños robustos en los sistemas digitales a un en presencia de las variaciones en la manufactura. Dentro de las herramientas presentadas se incluyen modelos semi-analíticos para predecir el valor de la desviación estándar del retardo esperada tanto en una compuerta como en un camino lógico, los modelos generados son examinados y utilizados para generar métricas que guíen a los diseñadores a evaluar la criticalidad de cada compuerta en un camino lógico con el fin de realizar contra medidas que disminuyan la variación de forma eficiente. También durante el trabajo se presenta una herramienta CAD desarrollada que permite realizar la optimización matemática de un camino lógico de forma automática mediante un dimensionamiento de las compuertas en el camino. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2018-12 | |
| Tesis de maestría | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Rifka Hernández, G. G., (2018), Diseño robusto de circuitos digitales de alto desempeño bajo variaciones de proceso, Tesis de Maestría, Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| RifkaHGG.pdf | 4.91 MB | Adobe PDF | Visualizar/Abrir |