Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/1611| Diseño de sistemas integrados de recolección de energía | |
| Jonathan Santiago Fernández | |
| ALEJANDRO DIAZ SANCHEZ GREGORIO ZAMORA MEJIA | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Energy harvesting Piezoelectric harvesting Soc harvesting | |
| The energy harvesting breakthroughs have reached a point where has become posible to develop microelectronic systems, able to be supplied by the energy obtained from natural or prevalent sourced in the human environment. However, the energy amount that can be obtained from this sources is limited, hence, the energy harvesting power administration systems must be planned, so their energy consumption is low, without affecting their conversion efficiency and their start-up time. The usage of subthreshold design techniques makes it possible for circuits that involve an integrated system to operate using polarization currents that is in the nanoamperes order, therefore, they keep their performance and high integration capability. Among the problems that arise by using these design techniques is getting large transistors to be able to handle subthreshold current capacities, carrying as a consequence the increase of parasite capacitance, undermining the speed of response and the power consumption. Besides requiring the system being able to obtain a high conversion efficiency and a resistance to hostile operation conditions for its practical implementation. For the energy harvesting integrated systems development, it’s necessary for these to be able to deliver a continuous and stable current at its output to help the energy
supply in modern microelectronic systems. At the same time, these blocks must be compatible with standard CMOS manufacturing processes, to guarantee their emigration capacity towards nanometric and sub-nanometric technologies. The presented system in this work it’s integrated by a rectifier circuit, a voltaje limiter, a current and voltage reference resistant to temperature variations, and a LDO voltage regulator. The system is capable of operate within a frequency range of 50Hz to 20KHz, a temperature range of 200°C, with a total power intake of 1.16μW and a 94.98% conversion efficiency. The simulations and layout were made using an ON Semiconductorᴿ 0.5μm standard CMOS technology, occupying a 756.2μm x 987.4μm area.
Los avances alcanzados por el estudio de la recolección de energía han llegado al punto en el que es posible desarrollar de sistemas microelectrónicos que pueden ser alimentados por la energía extraída de fuentes naturales o prevalentes que se encuentran en el entorno humano. Sin embargo, la cantidad de energía que se puede obtener de estas fuentes es limitada, es por esto que los sistemas de administración de potencia para los recolectores de energía deben ser planeados para que su consumo sea bajo sin afectar de sobremanera su eficiencia de conversión y su tiempo de arranque. El empleo de técnicas de diseño en sub-umbral hace posible que los circuitos que componen a un sistema integrado operen utilizando corrientes de polarización que se encuentran en el orden de los nanoamperes, y a su vez, conservan su rendimiento y su alta capacidad de integración. Dentro de los problemas que surgen al usar estas técnicas de diseño se encuentra que se obtienen transistores de gran tamaño para poder manejar las capacidades de corriente en sub-umbral, trayendo a su vez como consecuencia que aumente las capacitancias parásitas resultando en un compromiso entre velocidad de respuesta y consumo de potencia. Además de que se requiere que el sistema sea capaz de obtener una alta eficiencia de conversión y una resistencia a condiciones de operación adversas para su aplicación práctica. Para el desarrollo de sistemas integrados de recolección de energía es necesario que estos sean capaces de entregar una corriente continua y estable a su salida para asistir al suministro de energía en los sistemas microelectrónicos modernos. A su vez, estos bloques deben ser compatibles con los procesos de fabricación CMOS estándares para garantizar su capacidad emigración hacia tecnologías nanoméricas y sub-nanométricas. El sistema presentado en este trabajo está compuesto por un circuito rectificador, un limitador de voltaje, una referencia de corriente y voltaje resistente a variaciones de temperatura y por último de un regulador de voltaje LDO. El sistema opera dentro de un rango de frecuencias de 50Hz a 20KHz, en un rango de temperatura de 200°C, con un consumo de potencia total 1.16μW y una eficiencia de conversión de 94.98%. Las simulaciones y el layout fueron realizados utilizando una tecnología de 0.5μm CMOS estándar de ON Semiconductorᴿ ocupando un área de 756.2μm x 987.4μm. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2018-11 | |
| Tesis de maestría | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Santiago Fernández, J., (2018), Diseño de sistemas integrados de recolección de energía, Tesis de Maestría, Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| SantiagoFJ.pdf | 13.63 MB | Adobe PDF | Visualizar/Abrir |