Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/2020| Diseño de un circuito integrado de pruebas para tecnología CMOS 0.8 micras | |
| Carlos Alfredo Pelcastre Ortega | |
| FRANCISCO JAVIER DE LA HIDALGA WADE MONICO LINARES ARANDA | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Chip de pruebas 0.8 Micrometros Tecnología CMOS LATCHUP | |
| The manufacture of integrated circuits requires several quality standards that allow the correct functioning of the final devices. These quality standards are closely related to the characteristics of the manufacturing process; Therefore, it's important to verify that all stages of the manufacturing process were successful. The importance of this verification increased with the mass manufacturing of integrated circuits. In order to detect and reduce the problems of failures in the manufacture of integrated circuits, the concept of integrated test circuit was developed. This integrated circuit contains all the test structures necessary to characterize important stages of the manufacturing process. When a laboratory or a factory develops a new technology or starts the production of ICs with a certain technology, it is necessary to design a new integrated test circuit. The objective of this work is to design a complete set of devices and structures that allow testing (mainly electrical) the process. In this thesis, an integrated test circuit is designed for a CMOS technology of 0.8 μm, with a total of 76 structures spread over 60 modules of pads; The final CIP has dimensions of 0.885 cm x 0.97115 cm. L-Edit software is used to design the geometric pattern. La fabricación de circuitos integrados requiere de varios estándares de calidad que permitan un correcto funcionamiento de los dispositivos finales. Estos estándares de calidad están estrechamente relacionados a las características del proceso de fabricación; por lo tanto, es importante verificar que todas las etapas del proceso de fabricación se realizaron correctamente. La importancia de esta verificación aumentó con la fabricación en masa de circuitos integrados. Con el fin de detectar y poder reducir los problemas de fallas en la fabricación de circuitos integrados, se desarrolló el concepto de circuito integrado de pruebas. Este circuito integrado contiene todas las estructuras de prueba necesarias para caracterizar etapas importantes del proceso de fabricación. Cuando un laboratorio o una fábrica desarrolla una tecnología nueva o inicia la producción de CIs con una determinada tecnología, es necesario diseñar un nuevo circuito integrado de pruebas. El objetivo de este trabajo es el de diseñar un conjunto completo de dispositivos y estructuras que permitan hacer pruebas (principalmente eléctricas) del proceso. En la presente tesis se diseña un circuito integrado de pruebas para una tecnología CMOS de 0.8 μm, con un total de 76 estructuras repartidas en 60 módulos de pads; el CIP final tiene unas dimensiones de 0.885 cm x 0:97115 cm. Para ello, se hace uso del software de L-Edit para el diseño del patrón geométrico. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2019-11 | |
| Tesis de maestría | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Pelcastre Ortega, C. A., (2019), Diseño de un circuito integrado de pruebas para tecnología CMOS 0.8 micras, Tesis de Maestría, Instituto Nacional de Astrofísica, Óptica y Electrónica. | |
| CIRCUITOS INTEGRADOS | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| PelcastreOCA.pdf | 7.67 MB | Adobe PDF | Visualizar/Abrir |