Por favor, use este identificador para citar o enlazar este ítem: http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/2526
Diseño e implementación de arquitectura hardware-software basada en hashes para SPHINCS+
Jonathan Sebastian López Valdivieso
RENE ARMANDO CUMPLIDO PARRA
Acceso Abierto
Atribución-NoComercial-SinDerivadas
FPGA
RISC-V
SPHINCS+
Hardware-Sofwtare
Processor
Post-quantum cryptography
Los avances en computación cuántica han supuesto una amenaza de futuro para la criptografía actual. Para resolver esta situación se está trabajando en la estandarización de algoritmos criptográficos post-cuánticos (PQC). A este respecto, el Instituto Nacional de Normas y Tecnología (NIST) ya ha seleccionado algunos algoritmos que se considera que son difíciles de resolver tanto para un ordenador convencional como para uno cuántico, entre ellos SPHINCS+. Un hito hacia la estandarización es la implementación en FPGA de primitivas criptográficas que conduzcan a una ejecución eficiente, y el diseño de aceleradores estrechamente acoplados a un procesador apenas se ha explorado para algoritmos criptográficos post-cuánticos. En esta tesis, proponemos diseñar e implementar una arquitectura hardware- software sobre un procesador RISC-V para SPHINCS+. Este esquema de firma digital post-cuántica basado en hash garantiza una seguridad muy elevada. El objetivo es desarrollar una solución que pueda ser utilizada en dispositivos con bajo rendimiento computacional. El diseño se basará en una arquitectura híbrida que combina hardware especializado para el cálculo hash e implementación de software para el procesamiento crítico y la gestión de tareas criptográficas. Se espera que esta investigación contribuya al desarrollo de algoritmos criptográficos post-cuánticos y a la implementación de arquitecturas híbridas hardware-software en procesadores RISC-V. Los resultados podrían tener aplicaciones en muchos dispositivos IoT y sistemas embebidos, permitiendo una comunicación y un procesamiento de datos más seguros.
Advances in quantum computing have posed a future threat to current cryptography. The standardization of post-quantum cryptographic (PQC) algorithms is being pursued to resolve this situation. In this regard, the National Institute of Standards and Technology (NIST) has already selected some algorithms that are thought to be challenging to solve for both a conventional and a quantum computer, including SPHINCS+. A milestone towards standardization is the FPGA implementation of cryptographic primitives leading to efficient execution, and the design of accelerators tightly coupled to a processor has hardly been explored for post-quantum cryptographic algorithms. In this thesis, we propose to design and implement a hardware-software architecture on a RISC-V processor for SPHINCS+. This hash-based post-quantum digital signature scheme guarantees very high security. The objective is to develop a solution that can be used in devices with low computational performance. The design will be based on a hybrid architecture that combines specialized hardware for hash computation and software implementation for critical processing and cryptographic task management. This research is expected to contribute to developing post-quantum crypto- graphic algorithms and implementing hybrid hardware-software architectures on RISC-V processors. The results could have applications in many IoT devices and embedded systems, enabling more secure communication and data processing.
Instituto Nacional de Astrofísica, Óptica y Electrónica
2024-02
Tesis de maestría
Español
Estudiantes
Investigadores
Público en general
López Valdivieso, J.S., (2024), Diseño e implementación de arquitectura hardware-software basada en hashes para SPHINCS+, Tesis de Maestría, Instituto Nacional de Astrofísica, Óptica y Electrónica
OTRAS ESPECIALIDADES TECNOLÓGICAS
Versión aceptada
acceptedVersion - Versión aceptada
Aparece en las colecciones: Maestría en Ciencias Computacionales

Cargar archivos:


Fichero Tamaño Formato  
LOPEZVJS_MCC.pdf5.8 MBAdobe PDFVisualizar/Abrir