Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/2542| 0.18 μm CMOS High-Performance LDOs for Low-Power On-Chip Applications | |
| Andres Fernando Serrano Reyes | |
| Maria Teresa Sanz-Pascual | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| low-dropout regulator (LDO) fast transient load regulation line regulation class AB amplifiers reverse nested Miller | |
| Este trabajo se centra en el diseño e implementación de reguladores LDO completamente integrados de bajo voltaje, bajo consumo y mejora en la respuesta dinámica. Como
especificaciones de diseño, se estableció un voltaje de salida regulado de 1.8 V con rangos
de voltajes de entrada de 2-3 V para corrientes de carga de hasta 50 mA. Como primera
propuesta, se presentó un diseño de dos etapas con compensación híbrida con tiempos de establecimiento menores a 2 μs. Como segunda propuesta, se diseño un regulador LDO de
tres etapas con compensación Reverse Nested Miller (RNM) modificada que alcanzó una regulación de línea de 0.013 mV/V. Por último, se propuso un LDO de tres etapas RNM
con buffers de corriente embebidos logrando una regulación de línea y de carga de 0.027
mV/V y 0.0014 mV/mA, respectivamente. Uno de los aportes significativos de esta tesis
es lograr diseños funcionales que cubren todo el rango de corrientes de carga (0-50 mA),
dado que implementaciones previas que utilizan RNM, por ejemplo, no son estables en el
rango de corrientes de carga (0-1 mA) donde la estabilidad es más compleja dado que el
polo asociado a la carga tiende al origen.
En todos los casos, se propusieron bloques de mejora de la respuesta en el tiempo para
reducir los sobre impulsos positivos y negativos hasta 330 mV y tiempos de establecimiento
a 2 μs, optimizando la respuesta dinámica de los reguladores diseñados sin penalizar su
consumo. Además, fueron evaluados utilizando figuras de mérito que tienen en cuenta un
compromiso entre eficiencia en corriente, área y regulación, obteniendo resultados competitivos comparados con el estado del arte.
Los resultados obtenidos subrayan el potencial de las técnicas de compensación utilizadas y los bloques de mejora en el desarrollo de soluciones de regulación de voltaje para aplicaciones de bajo consumo.
This work focuses on the design and implementation of fully integrated low-dropout (LDO) regulators characterized by low voltage, low power consumption and improved dynamic response. Design specifications established a regulated output voltage of 1.8 V with input voltage ranges of 2-3 V for load currents up to 50 mA. Initially, a two-stage design with hybrid compensation is presented, achieving settling times less than 2 μs. Subsequently, a three-stage LDO regulator with modified Reverse Nested Miller (RNM) compensation was developed, achieving a line regulation of 0.013 mV/V. Finally, a three- stage RNM LDO with embedded current buffers was proposed, attaining line and load regulation of 0.027 mV/V and 0.0014 mV/mA, respectively. A significant contribution of this thesis is the achievement of functional designs covering the entire load current range (0-50 mA), addressing previous implementations using RNM which were not stable in the 0-1 mA load current range where stability becomes more complex due to the load- associated pole moving towards the origin. In all cases, time response improvement blocks were proposed to reduce positive and negative overshoots up to 330 mV and settling times to 2 μs, optimizing the dynamic response of the designed regulators without penalizing their power consumption. More- over, they were evaluated using figures of merit considering a trade-off between current efficiency, area, and regulation, yielding competitive results compared with the state of the art. The outcomes underscore the potential of the compensation techniques utilized and the improvement blocks in developing voltage regulation solutions for low-power applications | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2024-05 | |
| Tesis de doctorado | |
| Inglés | |
| Estudiantes Investigadores Público en general | |
| Serrano Reyes A. F., (2024), 0.18 μm CMOS High-Performance LDOs for Low-Power On-Chip Applications, Tesis de Doctorado, Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Doctorado en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| SERRANOAF_DE.pdf | 6.32 MB | Adobe PDF | Visualizar/Abrir |