Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/2549| Desarrollo de un bloque ADC de 12 bits en un proceso CMOS de 65 nm | |
| Eder Esteban Reyes | |
| Daniel Durini Romero | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Analog-to-Digital Converter (ADC) Pipeline Converter Medium-High Resolution Robust to Variations | |
| Este trabajo de tesis se centra en el diseño de un convertidor analógico digital (ADC) con una resolución de 12 bits y una tasa de muestreo de 10 MS/s, implementado en tecnología CMOS comercial de 65 nm. De acuerdo con el estado del arte, la topología Pipeline elegida para este desarrollo se destaca por ofrecer el mejor rendimiento para alcanzar las especificaciones establecidas. El proceso de diseño del convertidor implicó un análisis de desempeño de la topología y dadas las especificaciones deseadas, se determinaron los parámetros de meta necesarios del circuito electrónico, permitiendo su diseño a nivel transistor tanto en el esquemático como a nivel del layout. Además, el diseño garantiza su robustez al considerar en la simulación post-layout las variaciones inherentes al proceso de fabricación. This thesis work focuses on the design of an analog-to-digital converter (ADC) with a resolution of 12 bits and a sampling rate of 10 MS/s, implemented in 65 nm commercial CMOS technology. According to the state of the art, the Pipeline topology chosen for this development stands out for offering the best performance to achieve the established specifications. The design process of the converter involved a performance analysis of the topology and, given the desired specifications, the definition of the necessary target parameters of the electronic circuit were determined, allowing its design both at the schematic and layout level. In addition, the design guarantees its robustness by considering in the post-layout simulations the variations inherent to the manufacturing process. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2024-04 | |
| Tesis de maestría | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Esteban Reyes E., (2024), Desarrollo de un bloque ADC de 12 bits en un proceso CMOS de 65 nm, Tesis de Maestría, Instituto Nacional de Astrofísica, Óptica y Electrónica. | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| ESTEBANRE_ME (1).pdf | 7.55 MB | Adobe PDF | Visualizar/Abrir |