Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/352| A study on FET devices based on Schottky barrier and metal-gate/high-k stacked thin-films | |
| OMAR LOPEZ LOPEZ | |
| JOEL MOLINA REYES | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| SB-MOSFET Schottky diode Schottky borrier height ALD | |
| Nowadays fabrication of semiconductor devices with ultra-small features enables increasing the performance of these devices by exploiting the physical properties of the materials processed at those nanoscale dimensions. In particular, MOSFET transistors of Schottky-Barrier (SB-MOSFET) show a better performance compared to conventional planar MOSFET because of the many advantages given by replacing Source/Drain (S/D) diffusions by metal electrodes. Among these advantages are low parasitic S/D resistance, low-temperature processing for S/D formation, elimination of parasitic bipolar action, and inherent physical scalability to sub 10nm gate-length dimensions, which is due to the low resistance of metal and the atomically abrupt junctions formed at the metal-silicon interface. All of these advantages enable an increase in the performance of the transistors like obtaining a smaller sub-threshold slope (SS) compared to conventional MOSFET devices. In this work a study of Schottky barrier Metal Oxide Semiconductor Effect Transistor (SB MOSFET) is presented, which stars with CAD simulations (fabrication process, performance and electrical characteristics modeling), the current mask layout, the complete process of fabrication until the genera characterization for materials and final devices. First of all, a study of different substrate surfaces is provided in order to ensure their thermal and chemical stability and, thus, to obtain a proper metal-semiconductor interface passivation (from a FTIR analysis). Then, a physical and electrical characterization of metal is provided in order to identify the best option to serve as S/D/G (Source/Drain/Gate) electrodes at the transistor fabrication. Later, Metal-semiconductor junctions are fabricated and characterized in order to guarantee rectifier junctions, this by the Schottky barrier height modulation; which was crucial for the fabrication and proper operation of the SB-MOSFET transistors. Then, two process of fabrication are provided (they were limited to a maximum processing temperature of 250°C and 100°C respectively), as well as the respective structures and they are correlated to the main parameters obtained from SB-MOSFET transistor. Finally, transport mechanisms involved in the operation of structures that form the transistor are analyzed and discussed as well as CAD simulations are provided in order to explain the ON/OFF operation of the SB MOSFET. En la actualidad la fabricación de dispositivos semiconductores con dimensiones nanométricas ha permitido un mejoramiento en el desempeño de dichos dispositivos, extrapolando las propiedades físicas de los materiales procesados a dimensiones del orden de nanómetros. En particular, los transistores MOSFET de barrera Schottky (SB-MOSFET), han llegado a mostrar un mejor desempeño comparado con aquellos de tecnología planar convencional debido a las diversas ventajas que implica el reemplazar las difusiones de fuente/drenaje (S/D) por electrodos metálicos. Entre estas ventajas se encuentran baja resistencia parásita fuente/drenaje, baja temperatura de fabricación para la formación de fuente/drenaje, eliminación del efecto bipolar parásito así como un escalamiento físico inherente debajo de 10nm de longitud de canal, esto debido a la baja resistencia del metal y las uniones abruptas formadas en el la interfaz Metal-Silicio. Todas estas ventajas permiten obtener un mejor desempeño de los transistores, como el tener una pendiente de sub umbral (SS) menor en comparación con dispositivos MOSFET convencionales. En este trabajo se presenta un estudio de transistor de efecto de campo MOS de barrera Schottky (SB-MOSFET), el cual se aborda desde simulaciones usando herramientas de CAD (proceso de fabricación, desempeño y modelado de características eléctricas), el actual diseño de mascarillas así como el proceso de fabricación completo, hasta la caracterización general de los materiales y dispositivos finales. En primer lugar, se presenta un estudio de las superficies de diferentes substratos, con la finalidad de asegurar su estabilidad térmica y química y con ello, una adecuada pasivación metal-semiconductor (a partir de análisis FTIR). A continuación, se realiza una caracterización física y eléctrica de metales para identificar la mejor opción a usar como terminales de S/D/G (Source/Drain/Gate) en la fabricación del transistor. Posteriormente, las uniones metal-semiconductor son fabricadas y caracterizadas con el fin de garantizar uniones rectificadoras, esto mediante la modulación de la altura de barrera Schottky; este paso fue crucial para la fabricación y operación adecuada de transistores SB-MOSFET. Posteriormente, se abordan dos procesos de fabricación (limitados a temperaturas de procesamiento máximas de 250°C y 100°C respectivamente) así como las estructuras correspondientes y se correlacionan a los principales parámetros de transistor SB-MOSFET obtenidos. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2017 | |
| Tesis de maestría | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Lopez-Lopez O. | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| LopezLO.pdf | 5.78 MB | Adobe PDF | Visualizar/Abrir |