Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/410| Caracterización de procesos de grabado seco de materiales para la fabricación de dispositivos CMOS | |
| FERNANDO CASTILLO HERNANDEZ | |
| CLAUDIA REYES BETANZO | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Plasma material processing Etching CMOS integrated circuit | |
| La tendencia actual en la fabricación de circuitos integrados lleva al desarrollo de dispositivos con menores dimensiones y con número mayor de elementos integrados en un mismo chip, los cuales requieren alta definición de sus estructuras. En este sentido, una de las etapas más importantes en los procesos de fabricación es el grabado con plasma, debido a que cumple eficientemente con el requisito de una transferencia el de patrones. El presente trabajo tiene como objetivo principal la caracterización de los procesos de grabado de materiales en los procesos de Oxidación Local de Silicio (Si3N4=polisilicio=SiO2, con espesores de 150, 50 y 12 nm respectivamente) y de definición de compuerta (polisilicio=SiO2, con espesores de 400 y 10 nm respectivamente), desarrollados en el proyecto de fabricación de dispositivos CMOS de 0.8 ¹m del nuevo Laboratorio de Nanoelectrónica del Instituto. Ambos procesos juegan un papel importante en la microfabricación debido a que conjuga la reducción del ancho de canal de la compuerta con el asilamiento entre los dispositivos. La técnica empleada para realizar los procesos es la de Grabado Iónico Reactivo (RIE), debido a que involucra la combinación de mecanismos químicos del plasma y efectos físicos debidos al bombardeo iónico. Para producir el plasma para grabado se utiliza una descarga de RF con diferentes gases reactivos, como son SF6 y CF4, en mezcla con O2. La variación de los parámetros involucrados en el grabado permite encontrar las condiciones adecuadas para obtener una velocidad de grabado, selectividad y anisotropía apropiadas a cada proceso. Del análisis de las estructuras llevado a cabo con un microscopio electrónico de barrido (SEM), fueron observados perfiles de estructuras con tendencia vertical, con velocidades controlables de grabado de Si3N4 de hasta 45 nm=min, adecua- dos para el proceso previo a la oxidación del Sistema de Oxidación Local de Silicio (LOCOS). En esta etapa de proceso no se requiere alta selectividad del Si3N4 respecto al polisilicio; sin embargo, para la etapa posterior a la oxidación es necesario tener alta selectividad tanto del Si3N4 como del polisilicio respecto al oxido delgado, ya que ambos materiales deben ser totalmente removidos. En ninguna de las dos etapas del proceso LOCOS la anisotropía es crítica. En el caso del sistema de definición de compuerta, el cual demanda alta selectividad del polisilicio (fuertemente dopado con fosforo) respecto al SiO2, fueron observados perfiles con | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2008-01 | |
| Tesis de maestría | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Castillo-Hernández F | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| CastilloHF.pdf | 970.99 kB | Adobe PDF | Visualizar/Abrir |