Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/460| Signal integrity testing for high speed signals | |
| NESTOR HERNANDEZ CRUZ | |
| VICTOR HUGO CHAMPAC VILELA | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Testing High-speed integrated circuits Signal integrity | |
| High speed, robustness, reliability among others are common lore in
actual complex integrated circuits. Effort is dedicated in order to continue
satisfying the demands of the customer applications. Electronic technology
evolution has approached Murphy law, not just at system level, but in all of
the stages involving the design of a new smart phone, video game console,
or whichever new gadget the human mind can conceive.
A significant amount of the product-to-market time is spent looking for
concealed faults, either local, global, parametric or in the worst case scenario
catastrophic. With state of the art designs, it is not only sufficient enough
to have a working device or system, because, the design must also comply
with speed, power, area, EMI, EMC, among several other constraints.
Is in this case that signal integrity SI takes importance. A high speed
reliable system requires good SI for all of the critical areas inside the system
chip. Meaning that all the wires must be capable of high speed data traveling,
and at the same time withstand all the possible interferences, noise
and fabrication defects, allowing the minimal degradation as possible of the
signals in terms of timing and data completeness.
To predict in early stages of the design cycle, effects like crosstalk, that
could greatly damage the SI of signals, is nearly impossible, costing too
much time, and money. Furthermore, the CAD tools available do not have
enough prediction and/or simulation capabilities to cover all the possible
scenarios inside the complex wiring required by the architectures put inside
a chip. This is critical for Systems on a Chip SoCs, which typically combine
digital, analog and mixed signal blocks.
In this thesis the following aspects of SI are studied:
1. Skew/delay between complementary signals
2. Logic faults, at both logic states
3. Reliability Alta velocidad, robustez, confiabilidad entre otras cosas, son la tendencia en los circuitos integrados actuales. Para satifacer las demandas del mercado se dedican grandes esfuerzos en el desarrollo de nuevas aplicaciones. La ley de Murphy, es ahora aplicable en el ámbito tecnológico, ya no solo a nivel sistema, sino en todas las etapas por las que pasa el diseño de un nuevo teléfono celular inteligente, una nueva consola para videojuegos, o cualquier otro nuevo gadget que la mente humana pueda concebir. La mayor parte del tiempo que lleva pone run nuevo producto en el mercado se consume buscando posibles fallos, ya se locales, globales, parametricos, o en el peor de los casos catastróficos. En los diseños del estado del arte, no es solo suficiente tener un sistema o dispositivo que funcione, dichos tien que cumplir con los requerimentos de velocidad, potencia, area, compatibilidad electromagnética, radiación electromagnética, entre otras tantas restricciones. Es por esto que el estudio de la integrida de señal es de importancia. Un sistema de alta velocidad para que sea confiable necesita que todas sus áreas críticas tengan una buena integridad de señal dentro del circuito integrado. Esto implica que todas las pistas de metal dentro del circuito integrado deben de ser capaces de poder permitir el paso de señales a alta velocidad, al mismo tiempo deben de soportar todas las posibles interferencias, ruido, junto con defectos de fabricación, permitiendo una mínima degradación de las señales, ésta última en términos de temporización e integridad de los datos. Hacer una predicción en las primeras etapas de un ciclo de diseño los efectos de cacofonía, que dañan enormemente la integridad de las señales es virtualmente imposible, además de costar mucho dinero y tiempo. Además, las herramientas para el diseño electrónico asistido por computadora carecen en todos los posibles escenarios que se generan al tener una distribución de pistas conductoras muy compleja debido a las sofisticadas arquitecturas puestas dentro de un circuito integrado. Esto es realmente crítico sobre en sistemas dentro de un solo circuito integrado, donde es común encontrar combinaciones de bloques analógicos, digitales y mixtos. En este trabajo doctoral los aspectos de integridad de señal estudiados son: 1. Retardo entre señales digitales complementarias 2. Fallos lógicos en ambos estados digitales 3. Confiabilidad | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2008-10 | |
| Tesis de doctorado | |
| Inglés | |
| Estudiantes Investigadores Público en general | |
| Hernández-Cruz N | |
| CIRCUITOS INTEGRADOS | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Doctorado en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| HernandezCrN.pdf | 17.2 MB | Adobe PDF | Visualizar/Abrir |