Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/483| Arquitectura hardware-software para acelerar el entrenamiento de SVM | |
| LAZARO BUSTIO MARTINEZ | |
| RENE ARMANDO CUMPLIDO PARRA CLAUDIA FEREGRINO URIBE | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Hardware-software codesign Reconfigurable architectures Pattern recognition Support vector machines Pattern classification | |
| In this work we describe Support Vector Machines (SVM) and their theoretical foundation. Also, we describe the most cited algorithms in the literature that implement SVM explaining their characteristics and particularities. Since training SVM has quadratic complexity concerning training data size, we propose a hardware-software architecture to speed up SVM’s training phase, using a general purpose processor with enhanced functions using a coprocessor. The algorithm is partitioned so that the general-purpose processor will execute iterative and control sections while the coprocessor will execute parallel ones. Experiments demonstrate that architecture can speed up SVM´s training phase 178.7 times compared to the best known algorithm implemented in software. En este trabajo se detallan las Máquinas de Soporte Vectorial y las bases teóricas sobre las que se sustentan. Se hace una descripción de los principales algoritmos que las implementan y que han mostrado mejores resultados según la bibliografía analizada, explicando sus características y particularidades. Teniendo en cuenta que el entrenamiento de una Máquina de Soporte Vectorial es un problema de complejidad cuadrática respecto a las dimensiones de los datos de entrenamiento, es que se propone el diseño e implementación de una arquitectura hardware-software para acelerar el entrenamiento de SVM mediante procesadores de propósito general cuyas funcionalidades puedan ser expandidas con el uso de coprocesadores acoplados. En el procesador central se ejecutarán las funciones de control y secuenciales mientras que en el coprocesador se ejecutarán las funciones paralelizables. Con esta arquitectura se puede realizar el entrenamiento de SVM 178.7 veces más rápido que el algoritmo por software que mejor resultados ofrece. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2010-03 | |
| Tesis de maestría | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Bustio-Martinez L. | |
| CIENCIA DE LOS ORDENADORES | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Ciencias Computacionales |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| BustioML.pdf | 2.25 MB | Adobe PDF | Visualizar/Abrir |