Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/794| Diseño y pruebas de circuitos y sistemas digitales usando la correlación entre trayectorias | |
| JORGE ALEJANDRO NOCUA CIFUENTES | |
| VICTOR HUGO CHAMPAC VILELA | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Covariance analysis Digital circuits Testing | |
| El escalamiento tecnológico ha permitido obtener circuitos con un mejor desempeño en una menor área. A medida que se disminuyen las dimensiones el número de interconexiones y de transistores aumenta, conllevando a un incremento en la probabilidad de ocurrencia de fallas tanto en la interconexión como en los dispositivos, es decir, los circuitos fabricados son más susceptibles a defectos en el proceso de manufactura. El impacto general de estos defectos en el retardo de los circuitos no es detectado ya que el incremento de retardo no presenta una gran magnitud, por lo que son difícilmente detectados dichos defectos comprometiendo la confiabilidad de los circuitos fabricados. En este trabajo se ha desarrollado una metodología de detección de defectos de retardos pequeños utilizando la correlación entre caminos. Al analizar un circuito determinado se supone que si no existen defectos en los caminos el grado de correlación de referencia debe cumplirse, de no ser así existe un defecto en uno de los caminos bajo análisis; se utiliza como base el modelado estadístico del retardo de los caminos de un circuito digital, lo cual permite obtener un grado de correlación de referencia con el cual analizar las distribuciones de retardo de dos caminos seleccionados. Para obtener los menores valores detectables de defectos de retardo se deben analizar dos caminos altamente correlacionados, para lo cual se ha propuesto una metodología heurística de selección tal que con base en un camino de interés y un conjunto de caminos candidatos se obtengan aquellos que presenten el mayor grado de correlación con el camino deseado. En el primer capítulo se presentan las bases conceptuales sobre los principales defectos en interconexiones, así como una explicación detallada de las principales variaciones de proceso en los dispositivos. También se presenta el estado del arte de técnicas convencionales de detección de fallas de retardo y luego se describe el concepto de defectos de retardos pequeños y las metodologías de detección de este tipo de fallas hasta ahora propuestas. En el segundo capítulo se presenta la metodología de detección de pequeños retardos, para la cual se explican los conceptos fundamentales de correlación y como esta puede ser aplicada en el análisis del retardo de caminos digitales. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2013-10 | |
| Tesis de maestría | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Nocua-Cifuentes J.A. | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| NocuaCJA.pdf | 73.1 MB | Adobe PDF | Visualizar/Abrir |