Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/1792| Optimization of CMOS OTAs applying metaheuristics | |
| Martín Alejandro Valencia Ponce | |
| ESTEBAN TLELO CUAUTLE | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Metaheuristics Design Optimization | |
| Analog integrated circuits design has been a challenge, due to the large number of parameters, design variables and trade-offs among the electrical characteristics of each circuit. Therefore, different optimization techniques have been implemented for the design of ICs. One of the most used techniques is the application of metaheuristics for the sizing of ICs, since they provide a set of feasible solutions according to the parameter to be optimized. In this Thesis mono and multi-objective metaheuristics are applied for the sizing of Transconductance Operational Amplifiers (OTAs) with the aim of minimizing the silicon area and guaranteeing that the MOS transistors operate within a suitable direct current operating point (DCOP). In this Thesis are described population-based optimization algorithms and evolutionary algorithms, such as Particle Swarm Optimization (PSO), Many Optimization Liaisons (MOL) and Non-dominated Sorting Genetic Algorithm-II (NSGA-II) applied to the sizing of both the Miller and Recycled Folded Cascode OTAs, using UMC 180nm and onsemiconductor 500nm technologies, respectively. Moreover, the design and characterization of a Miller OTA is performed using the quadratic model. Subsequently, the procedure that was carried out to estimate the silicon area of each OTA and the conditions to ensure that MOS transistors operate within the strong inversion region is described. The behaviors and results of the PSO and MOL particles through the generations and the Pareto fronts corresponding to the NSGA-II algorithm are shown. Finally, according to the results obtained with the algorithms for the sizing of the OTAs, the layout and the post-layout simulations are carried out to verify that the optimized circuits are robust to process, voltage and temperature variations (PVT). El diseño de circuitos integrados (CIs) analógicos se ha convertido en un proceso complejo, debido al gran numero de parámetros, variables de diseño y compromisos entre las características eléctricas de cada circuito. Por lo tanto, se han implementado diferentes técnicas de optimización para el diseño de CIs, una de las más utilizadas actualmente es la aplicación de metaheuristicas para el dimensionamiento de CIs, ya que proporcionan un conjunto de soluciones factibles de acuerdo al parámetro a optimizar. En esta Tesis se aplican metaheuristicas mono y multi-objetivo para el dimensionamiento de Amplificadores Operacionales de Transconductacia (OTAs) con el objetivo de minimizar el área de silicio y garantizar que los transistores MOS operen dentro de un punto de operación de corriente directa (DCOP) adecuado. En esta Tesis se describen los algoritmos de optimización basados en poblaciones y en algoritmos evolutivos como Optimización de Enjambre de Partículas (PSO), Muchos Enlaces de Optimización (MOL) y Algoritmo Genético de Clasificación No dominado-II (NSGA-II) aplicados al dimensionamiento de los OTAs Miller y Recycled Folded Cascode, utilizando las tecnologías UMC de 180nm y onsemiconductor de 500nm, respectivamente. Además, se realiza el diseño y la caracterización de un OTA Miller utilizando las ecuaciones del modelo cuadrático. Posteriormente se describe el procedimiento que se llevó a cabo para estimar el área de silicio de cada OTA y las condiciones para garantizar que los transistores MOS operen dentro de la región de inversión fuerte. Se muestra el comportamiento y los resultados de las partículas de los algoritmos PSO y MOL a través de las generaciones, y los frentes de Pareto correspondientes al algoritmo NSGA-II. Finalmente, de acuerdo con los resultados obtenidos de los algoritmos para el dimensionamiento de los OTAs, el layout y las simulaciones post-layout se llevan a cabo para verificar que los circuitos optimizados sean robustos a variaciones de proceso, voltaje y temperatura (PVT). | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2019 | |
| Tesis de maestría | |
| Inglés | |
| Estudiantes Investigadores Público en general | |
| Valencia Ponce, M. A., (2019), Optimization of CMOS OTAs applying metaheuristics, Tesis de Maestría, Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| ValenciaPMA.pdf | 2.62 MB | Adobe PDF | Visualizar/Abrir |