Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/2030| Arquitectura de un convertidor analógico digital de plegado basado en celdas winner take all | |
| Rafael Rodrìguez Solano | |
| GUILLERMO ESPINOSA FLORES VERDAD Luis Antonio Carrillo-Martínez | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Winner take all Analog digital converter Folding architecture. | |
| In recent years, the increase in digital applications requires digital analog converters (ADCs) with a high conversion rate, high resolution and low power consumption, for which many topologies have been proposed, among them the technique of folding, which reduces the number of comparators causing a decrease in power consumption; despite its advantages, the number of bits that are resolved is not greater than 7. This work presents a new topology for a folding amplifier based on Winner-Take- All (WTA) cells, with input in current mode and outputs in current and voltage mode, and designed in CMOS technology. 0.18 mum. In this work, 3 WTA cells were implemented and compared, and based on their gain and power consumption one of them was chosen for the realization of the folding amplifier; the reference currents for the WTA's have compensation for the temperature and for the voltage outputs a circuit is proposed that reduces the effect of clockfeedthrough, generated by the switches. The folding amplifier was designed to achieve 32 foldings. Finally, a new topology of a folding ADC is presented using the folding amplifier based on WTA's, which has several advantages such as not using T&H and comparators, besides having outputs in current and voltage mode. A 10-bit resolution is proposed for the ADC; the system was simulated using HSPICE textsuperscript textregistered 2007 and the results obtained show a DNL = ±0,1 and INL = ±0,4, however, the ENOB = 7,0646 this bit loss, it must to the use of mirrors like entrance for the WTA, the degradation of the impedance of exit and the little robustness of the WTA En los últimos años el incremento de aplicaciones digitales requiere de convertidores analógicos digitales (ADC, por sus siglas en inglés) con elevada tasa de conversión, alta resolución y bajo consumo de potencia, para lo cual han sido propuestas muchas topologías, entre ellas la técnica de plegado, que reduce el número de comparadores ocasionando una disminución en el consumo de potencia; a pesar de sus ventajas el número de bits que se resuelven no es superior a 7. En esté trabajo se presenta una nueva topología para un amplificador de plegado basado en celdas Winner-Take-All (WTA, por sus siglas en ingles), con entrada en modo corriente y salidas en modo corriente y voltaje, y diseñada en tecnología CMOS de 0.18 µm. En este trabajo se implementaron y compararon 3 celdas de WTA, y en base a su ganancia y consumo de potencia se escogió una de ellas para la realización del amplificador de plegado; las corrientes de referencia para los WTA's tienen compensación a la temperatura y para las salidas en voltaje se propone un circuito que reduce el efecto de clockfeedthrough, generado por los interruptores. El amplificador de plegado se diseño para lograr 32 plegados. Finalmente, se presenta una nueva topología de un ADC de plegado usando el amplificador de plegado basado en WTA's, el cual presenta diversas ventajas como no usar T&H y comparadores, además de tener salidas en modo corriente y voltaje. Se propone una resolución de 10 bits para el ADC; el sistema fue simulado utilizando HSPICERy los resultados obtenidos muestran un DNL = ±0,1, INL = ±0,4 y ENOB = 7,0646; esta perdida de bits, se debe al uso de espejos como entrada para el WTA, la degradación de la impedancia de salida y la poca robustez de los WTA. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2017-12 | |
| Tesis de maestría | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Rodríguez Solano, R., (2017), Arquitectura de un convertidor analógico digital de plegado basado en celdas winner take all, Tesis de Maestría, Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| DISEÑO DE CIRCUITOS | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| RodriguezSR.pdf | 2.15 MB | Adobe PDF | Visualizar/Abrir |