Por favor, use este identificador para citar o enlazar este ítem: http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/2479
Arquitectura PUF en FPGA para biometría cancelable
Luis Enrique Namigtle Jiménez
JUAN MANUEL RAMIREZ CORTES
José de Jesús Rangel Magdaleno
Acceso Abierto
Atribución-NoComercial-SinDerivadas
PUF
cancellable biometrics
FPGA
NIST
Arbiter
manual and automatic routing
con enrutado manual y automático para determinar cuál es la apropiada para aplicaciones criptográficas. Dentro de las funciones físicas no clonables orientadas en silicio, se pueden encontrar arquitecturas basadas en memorias, oscilaciones y retardos. Este trabajo se centra en implementar las arquitecturas basadas en retardos como son el Arbiter PUF, Arbiter PUF XOR, Arbiter PUF Feed Forward, Arbiter PUF Lightweight Secure, Arbiter PUF XOR Lightweight Secure y Arbiter PUF Lightweight Secure Feed Forward. Estas arquitecturas fueron implementadas en dos tarjetas FPGA de la familia Spartan 6 (Amiba 2 [1] y Atlys), con la finalidad de observar el comportamiento ante ciertas pruebas de medición de calidad. Estas claves aleatorias fueron aplicadas al rasgo biométrico ECG para hacer biometria cancelable. Los datos provenientes de la señal ECG ya fueron procesados anteriormente, es decir, tiene su previa etapa de filtración para hacer uso de ellas. Posteriormente se propuso una nueva técnica de cancelación que mejora la seguridad de los individuos y por lo tanto evita que la plantilla original tenga correlación con las plantillas cancelables. Se concluyó que la mejor arquitectura PUF para la generación de números estocásticos es el Arbiter PUF con diseño automático, logrado a partir del uso de las medidas de calidad PUF y las métricas NIST. Por otro lado, la técnica propuesta para la cancelación de datos nos muestra resultados mejores que la tesis referenciada en este trabajo empleando las medidas de evaluación para técnicas de protección de plantillas biométricas.
This paper proposes the implementation of physically unclonable functions with manual and automatic routing to determine which one is suitable for cryptographic applications. Among the physically unclonable functions oriented in silicon, architectures based on memories, oscillations, and delays can be found. This document focuses on implementing delay-based architectures such as Arbiter PUF, Arbiter PUF XOR, Arbiter PUF Feed Forward, Arbiter PUF Lightweight Secure, Arbiter PUF XOR Lightweight Secure, and Arbiter PUF Lightweight Secure Feed Forward. These architectures were implemented on two FPGA boards of the Spartan 6 family (Amiba 2 [1] and Atlys) to observe their behavior under certain quality measurement tests. These random keys were applied to the ECG biometric trait to make it cancellable. The data coming from the ECG signal has been previously processed, i.e., it has its previous filtering stage to make use of it. Subsequently, a new cancellation technique was proposed, which improves individuals security and, therefore, prevents the original template from being correlated with cancellable templates. It was concluded that the best PUF architecture for generating stochastic numbers is the Arbiter PUF with automatic design, achieved from the use of PUF quality measures and NIST metrics. On the other hand, the proposed data cancellation technique shows better results than the thesis referenced in this document using evaluation measures for biometric template protection techniques.
Instituto Nacional de Astrofísica, Óptica y Electrónica
2023-03
Tesis de maestría
Español
Estudiantes
Investigadores
Público en general
Namigtle Jiménez L. E., (2023), Arquitectura PUF en FPGA para biometría cancelable, Tesis de Maestría, Instituto Nacional de Astrofísica, Óptica y Electrónica.
ELECTRÓNICA
Versión aceptada
acceptedVersion - Versión aceptada
Aparece en las colecciones: Maestría en Electrónica

Cargar archivos:


Fichero Tamaño Formato  
NAMIGTLEJLE_ME (1).pdf4.24 MBAdobe PDFVisualizar/Abrir