Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/2623| Planarización del recubrimiento inferior de una guía de onda planar sobre un sustrato de silicio | |
| Jomahi Enrique Zamudio Interian | |
| Denise Estrada Wiese mariano aceves-mijares | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Mechanical polishing global planarization electrophotonic system waveguide bottom cladding total internal reflection bird's beak shallow trench isolation (STI) local oxidation of silicon (LOCOS) unlevels manufacturing process simulation material removal rate planarization efficiency dishing | |
| La integración de sistemas electrofotónicos en la industria microelectrónica ha cobrado una relevancia significativa con la aparición de nuevos materiales emisores de luz compatibles con la tecnología de silicio. Los esfuerzos iniciales han permitido el desarrollo de un sistema electrofotónico integrado monolíticamente, que incluye un capacitor emisor de luz basado en silicio, una guía de onda y un fotodetector, abriendo nuevas posibilidades para aplicaciones únicas de detección en chip. No obstante, persisten desafíos en las secuencias de fabricación y planarización de la guía de onda dentro de un sistema electrofotónico para garantizar una transmisión eficiente de la luz. En este estudio abordamos los desafíos de la fabricación de un recubrimiento inferior de una guía de onda enterrado dentro del sustrato de silicio, esencial para nuestro sistema electrofotónico. En particular, exploramos los pulidos mecánicos como técnica de planarización. La reducción de las irregularidades, imperfecciones y variaciones, denominados a partir de ahora desniveles, en la superficie del recubrimiento inferior causadas por los procesos de fabricación facilita un posterior depósito uniforme de un núcleo de nitruro de silicio (Si3N4) evitando así pérdidas dentro de la guía de onda. El proceso de fabricación del recubrimiento inferior de una guía de onda que utilizamos es una variación de las técnicas de aislamiento de zanjas poco profundas y de la oxidación local de silicio. Nuestra metodología comenzó con el depósito de una película de Si3N4 como capa interrupción. En esta película se fabricaron cavidades de 1.2 μm de profundidad en el silicio mediante un grabado húmedo con hidróxido de potasio en áreas específicas de la oblea. Posteriormente las cavidades fueron llenadas con óxido de silicio (SiO2) utilizando un crecimiento de SiO2 térmico y un depósito químico en fase vapor a presión atmosférica de SiO2. Este trabajo revela que la metodología de fabricación del recubrimiento inferior utilizada obtuvo un llenado adecuado de la cavidad, reduciendo las grietas superficiales y los espacios vacíos dentro de la estructura, aunque introdujo desniveles en su topografía. Estudiamos estos resultados mediante simulaciones con el software Silvaco bajo diversas condiciones y procesos de fabricación. he integration of electrophotonic systems into the microelectronic industry has gained significant relevance with the advent of new light-emitting materials compatible with silicon technology. Initial efforts have led to the development of a monolithically integrated electrophotonic system, including a silicon- based light-emitting capacitor, a waveguide, and a photodetector, opening new possibilities for unique on-chip sensing applications. However, challenges persist in the manufacturing and planarization sequences of the waveguide within an electrophotonic system to ensure efficient light transmission. In this study, we address the challenges of fabricating a buried bottom cladding for a waveguide within the silicon substrate, which is essential for our electrophotonic system. Specifically, we explore mechanical polishing as a planarization technique. The reduction of irregularities, imperfections, and variations, hereafter referred to as unlevels, in the surface of the bottom cladding caused by the manufacturing processes facilitates the subsequent uniform deposition of a silicon nitride (Si3N4) core, thereby preventing losses within the waveguide. The bottom cladding fabrication process we utilized for the waveguide is a variation of shallow trench isolation and local oxidation of silicon techniques. Our methodology began with the deposition of an Si3N4 film as an interruption layer. Cavities 1.2 μm deep were then fabricated in the silicon using wet etching with potassium hydroxide in specific areas of the wafer. The cavities were subsequently filled with silicon dioxide (SiO2) using thermal SiO2 growth and atmospheric pressure chemical vapor deposition of SiO2. This work reveals that the bottom cladding fabrication methodology resulted in adequate cavity filling, reducing surface cracks and voids within the structure, although it introduced unlevels in its topography. We studied these results through simulations using Silvaco software under various manufacturing conditions and processes. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2024-07 | |
| Tesis de maestría | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Zamudio Interian J. E., (2024), Planarización del recubrimiento inferior de una guía de onda planar sobre un sustrato de silicio, Tesis de Maestría, Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| ZAMUDIOIJE_ME.pdf | 8.84 MB | Adobe PDF | Visualizar/Abrir |