Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/2624| Diseño de un ADC NS-SAR de segundo orden con un solo operacional como integrador robusto a variaciones de proceso y temperatura en tecnología CMOS 65nm | |
| Jorge Alberto Martinez Jimenez | |
| GUILLERMO ESPINOSA FLORES VERDAD | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| ADC SAR NS-SAR Second order NS-SAR Charge redistribution Switched Capacitor Analog design Digital design | |
| El trabajo presentado en esta tesis aborda el diseño de un convertidor analógico/digital de registro de aproximaciones sucesivas (conocido como SAR por sus siglas en inglés) de 12 bits con moldeado de ruido (Noise Shaping). Los convertidores SAR se caracterizan por tener un gran desempeño en cuanto su bajo consumo de potencia, velocidades de conversión y resoluciones medias (8 a 14 bits), por lo que es frecuentemente usado en ámbitos biomédicos, instrumentos de medición portables, adquisición de datos, entre otros. Por otro lado, los convertidores Noise Shaping SAR son una arquitectura híbrida entre los convertidores convencionales tipo SAR y los Delta-Sigma (DSM), obteniendo las ventajas de cada uno por separado: energéticamente eficientes y de bajo consumo de área de silicio (SAR) al igual que con mayor resolución y relación señal a ruido (SNR) [15] (DSM). Este trabajo busca comparar el comportamiento, ventajas y desventajas entre un NS SAR de primer orden; uno de segundo orden convencional; y uno utilizando solo un operacional como integrador de segundo orden mediante la redistribución de carga. Este tipo de convertidores con moldeado de ruido son una manera de obtener un número de bits efectivos (ENOB) alto debido a que el ruido de cuantización es altamente reducido en la banda de paso. The work presented in this thesis addresses the design of a 12-bit successive approximation register (SAR) analog-to-digital converter with noise shaping. SAR converters are characterized by their excellent performance in terms of low power consumption, conversion speeds, and medium resolutions (8 to 14 bits), making them frequently used in biomedical fields, portable measurement instruments, data acquisition, etc. On the other hand, Noise Shaping SAR converters are a hybrid architecture between conventional SAR converters and Delta-Sigma (DSM) converters, obtaining the advantages of both: energy efficiency and low silicon area consumption (SAR) as well as higher resolution and signal-to-noise ratio (SNR) [15]. This work aims to compare the behavior, advantages, and disadvantages of a first-order NS SAR, a conventional second-order one, and one using only a single operational amplifier as a second-order integrator through charge redistribution. These types of noise-shaped converters are a way to achieve a high effective number of bits (ENOB) because the quantization noise is highly reduced in the passband. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2024-09 | |
| Tesis de maestría | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Martínez Jiménez J. A., (2024), Diseño de un ADC NS-SAR de segundo orden con un solo operacional como integrador robusto a variaciones de proceso y temperatura en tecnología CMOS 65nm, Tesis de Maestría, Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| MARTINEZJJA_ME.pdf | 5.99 MB | Adobe PDF | Visualizar/Abrir |