Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/2671| Diseño Embebido de Sistemas Caóticos de Orden Fraccional | |
| Daniel Clemente López | |
| Jose Rangel-Magdaleno Jesus Manuel Munoz_Pacheco | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Fractional Calculus Chaotic Systems PWL Decomposition Method Embedded Systems FPGA RISC - V | |
| Este trabajo presenta el desarrollo y la implementación de sistemas caóticos de orden fraccional utilizando un método de descomposición por tramos lineales (PWL-DM) y una plataforma embebida basada en la arquitectura RISC-V. La investigación parte de una revisión detallada de los operadores fraccionales de clase F1, con énfasis en los operadores de Caputo y Gr ̈unwald-Letnikov, que permiten modelar sistemas dinámicos de orden fraccional preservando propiedades críticas como la memoria y la herencia. A lo largo del proyecto, se analizaron métodos de solución como FDA, GL y ADM, identificando sus limitaciones en aplicaciones prácticas. Esto condujo al desarrollo del método PWL-DM, diseñado para resolver sistemas PWL de orden fraccional que presentan atractores caóticos de múltiples enrollamientos. El método PWL-DM ofrece una estructura eficiente basada en operadores lineales y vectores constantes, lo que facilita su aplicación en sistemas caóticos complejos al permitir una representación precisa de los atractores caóticos mediante una partición estructurada del espacio fase. El trabajo experimental incluyó la implementación de estos sistemas caóticos en una FPGA mediante la síntesis estándar, y posteriormente en un sistema embebido basado en RISC-V. La implementación en FPGA aprovechó las capacidades de cómputo paralelo y reconfiguración de hardware para alcanzar un rendimiento computacional elevado, aunque cada sistema caótico requirió de un diseño de arquitectura específica. En contraste, el sistema embebido basado en RISC-V se caracteriza por su flexibilidad, permitiendo manejar diferentes sistemas caóticos sin necesidad de modificar el hardware, siempre y cuando estos puedan ser representados en una palabra de 32 bits. Además, el sistema embebido demostró una eficiencia energética superior, optimizando el uso de recursos mediante un protocolo de comunicación interno. Los resultados obtenidos confirman que el diseño embebido basado en RISC-V, en combinación con el método PWL-DM, proporciona una solución escalable y adaptable para la implementación de sistemas caóticos de orden fraccional. Este enfoque presenta un balance entre eficiencia energética, rendimiento computacional y flexibilidad, lo cual lo convierte en una opción viable para aplicaciones en modelado de sistemas dinámicos y seguridad. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2025-01 | |
| Tesis de doctorado | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Clemente López D., (2025), Diseño Embebido de Sistemas Caóticos de Orden Fraccional, Tesis de Doctorado, Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Doctorado en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| CLEMENTELD_DE.pdf | 26.74 MB | Adobe PDF | Visualizar/Abrir |