Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/2726| Control de orden entero/fraccionario para un convertidor CD–CD tipo reductor | |
| Sandra Huerta Moro | |
| Esteban Tlelo-Cuautle Victor Rodolfo Gonzalez_Diaz | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| DC-DC converter fractional control sliding mode control PID Buck FPGA PSO | |
| El diseño de controladores para convertidores CD-CD de tipo reductor (buck), se ha realizado mayormente usando control de modos deslizantes (SMC, por sus siglas en inglés) y proporcional-integral-derivativo (PID). Ambos tipos de controladores pueden ser de tipo entero o fraccionario, y pueden diseñarse en el dominio de la frecuencia o tiempo. Las aportaciones recientes se enfocan en la propuesta de controladores que reduzcan el tiempo de establecimiento, sobretiro, y aumenten la velocidad de respuesta. Estas características se han mejorado proponiendo controladores de orden fraccionario. Sin embargo, a diferencia de los controladores de orden entero, en los fraccionarios es imprescindible determinar de manera precisa el valor correcto del orden fraccionario de las derivadas o integrales que conforman el controlador. El diseño de controladores y ajuste de sus parámetros, tiene el desafío de encontrar valores de coeficientes, ganancias y orden fraccionario adecuados para garantizar una mejor regulación de voltaje. Este problema se puede resolver en el dominio del tiempo, lo cual involucra la selección de un método numérico adecuado para controladores de tipo entero y fraccionario. En ésta Tesis se propone un controlador de modos deslizantes (SMC), que mejora las características de regulación de voltaje del convertidor. Se aplican métodos numéricos de un solo paso y multi-paso, y se garantiza tiempo de convergencia en tiempo finito aplicando la teoría de Lyapunov. La respuesta del SMC se compara con la de un controlador PID de tipo entero, cuyas ganancias se ajustan aplicando el método de optimización por enjambre de partículas (PSO, por sus siglas en inglés). Finalmente, se propone un controlador PID de orden fraccionario, el cual mejora la respuesta del convertidor CD-CD tipo reductor, comparado con los controles SMC y PID de orden entero. Los análisis de los controladores se extienden para considerar el efecto de la resistencia parásita, y se realizan variaciones de los parámetros del convertidor para mostrar la robustez de los controladores. El modelo del convertidor y los controladores SMC y PID se discretizan con métodos numéricos, para implementarlos en un arreglo de compuertas programables en el campo (FPGA, por sus siglas en inglés). The design of controllers for DC-DC Buck converters has been carried out primarily using sliding mode control (SMC) and proportional-integral-derivative (PID) control. Both types of controllers can have integer or fractional order, and can be designed in the frequency or time domain. Recent contributions focus on proposing controllers that reduce settling time, overshoot, and increase slew rate. These characteristics have been improved by proposing fractional-order controllers. However, unlike integer-order controllers, in fractional-order ones it is essential to accurately determine the correct fractional order value for the derivatives or integrals that make up the controller. Controller design and parameter tuning pose the challenge of finding appropriate coefficient, gain, and fractional order values to guarantee improved voltage regulation. This problem can be solved in the time domain, which involves selecting an appropriate numerical method for both integer and fractional controllers. In this Thesis, a sliding mode controller (SMC) is proposed, which improves the voltage regulation characteristics of the converter. Single-step and multi-step numerical methods are applied, and a finite-time convergence time is guaranteed by applying Lyapunov theory. The SMC response is compared with that of an integer PID controller, whose gains are tuned using particle swarm optimization (PSO). Finally, a fractional-order PID controller is proposed, which improves the response of the DC-DC Buck converter compared to SMC and integer-order PID controls. The controller analyses are extended to consider the effect of parasitic resistance, and variations in converter parameters are performed to demonstrate the robustness of the controllers. The converter model and the SMC and PID controllers are discretized using numerical methods for implementation in a field-programmable gate array (FPGA). Thus, time-domain simulations are performed using the forward Euler, second-order Adams-Bashforth, and difference quotient methods for the SMC and PID controllers. For the fractional-order controller, the Grünwald-Letnikov method is applied to simulate the fractional derivative and integral of the PID. Finally, experimental results of the converter and its SMC and PID controls, emulated in an FPGA and observed using an oscilloscope, are presented. This demonstrates the feasibility of applying time-domain numerical methods to improve voltage regulation of DC-DC Buck converters. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2025-06 | |
| Tesis de doctorado | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Huerta Moro, S., (2025), Control de orden entero/fraccionario para un convertidor CD–CD tipo reductor, Tesis de Doctorado, Instituto Nacional de Astrofísica, Óptica y Electrónica. | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Doctorado en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| HUERTAMS_DE.pdf | 8.47 MB | Adobe PDF | Visualizar/Abrir |