Por favor, use este identificador para citar o enlazar este ítem: http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/298
Diseño de bloques analógicos para la adquisición de señales encefalográficas
FABIAN YAÑEZ ORTEGA
ALEJANDRO DIAZ SANCHEZ
JOSE MIGUEL ROCHA PEREZ
Acceso Abierto
Atribución-NoComercial-SinDerivadas
Electroencephalography
Integrated circuit design
Active filters
Low-power electronics
La adquisición de señales biomédicas no es una tarea trivial debido a las características de estas señales, como son el rango frecuencia y la amplitud tan pequeña en la trabajan. Debido a esto se requiere del desarrollo de sistemas que permitan la adquisición segura de señales médicas y realizar un diagnostico medico. Las señales EEG, también llamadas encefalográficas, requieren de especificaciones de diseño más estrictas, además que este tipo de sistemas deben ser lo menos invasivo posible. Por tal motivo, su realización es un reto para el diseño de circuitos integrados enfocados a esta área. En este trabajo se presenta un amplificador de biopotenciales clásico formado por tres OPAMS, cada amplificador se construyó a partir de dos etapas. La primera etapa lo conforma una estructura OTA cascodo doblado, utilizando transistores Auto-Cascodo para aumentar la impedancia de salida Teniendo una ganancia de 90.4dB. La segunda etapa lo conforma un buffer de voltaje clase AB para poder manejar la carga a salida del amplificador, con un rango de salida de 1.3Vpp. El amplificador de instrumentación fue diseñado para una ganancia de 40dB con presentando un CMRR de 163dB. También se presentan cuatro topologías de resistores CMOS que operan en la región de inversión débil, la topología cuatro presenta una mejora en el rango dinámico a comparación de las otras con un control más preciso del valor de resistencia. Estas características permiten implementar constantes de tiempo RC muy grandes, las cuales pueden ser usadas para realizar filtros de muy baja frecuencia, que son requeridos en aplicaciones médicas. Para validar el resistor se propuso implementarlo en un filtro rechaza banda programable. Los circuitos fueron simulados en HSPICE®, y el patrón geométricos se realizo en una tecnología 0.5μm de ON SEMI.
Instituto Nacional de Astrofísica, Óptica y Electrónica
2012-02
Tesis de maestría
Español
Estudiantes
Investigadores
Público en general
Yáñez-Ortega F.
ELECTRÓNICA
Versión aceptada
acceptedVersion - Versión aceptada
Aparece en las colecciones: Maestría en Electrónica

Cargar archivos:


Fichero Descripción Tamaño Formato  
YañezOF.pdf1.8 MBAdobe PDFVisualizar/Abrir