Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/347| Efficient design methods for FIR digital filters | |
| MIRIAM GUADALUPE CRUZ JIMENEZ | |
| GORDANA JOVANOVIC DOLECEK | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Digital Filters Digital signal processing Decimation FIR | |
| The design of low-complexity linear-phase Finite Impulse Response (FIR) filters is investigated in this thesis. The proposals developed here are particularly useful for digital communication applications.
An efficient and essential method to achieve low complexity is to split the filters into simple subfilters, and among the most important subfilters for such purpose are the comb and cosine filters. These filters have a low computational complexity and a low utilization of hardware resources but very poor magnitude characteristics. In this sense, novel architectures have been developed in the present thesis using the comb and cosine filters as a basis. The resulting architectures, especially useful for low-pass narrowband filtering in sampling rate conversion, achieve better magnitude characteristics and better trade-offs in power, area and speed compared with previous systems recently developed in literature that rely in simple subfilters as well.
For filters with constant coefficients, an effective method to realize low-complexity filters is to express the coefficients without multipliers, which are the most expensive elements in terms of area, power and speed. For this case, the proposed contribution focuses on the implementation of the constant multiplications as a network of additions and shifts. Novel theoretical lower bounds for the number of pipelined operations that are needed in Single Constant Multiplication (SCM) and Multiple Constant Multiplication (MCM) blocks have beendeveloped here. These lower bounds have been stablished under the consideration that every operation (addition or subtraction) can have n inputs, and the cost of a pipelined operation is the same as the cost of a single pipeline register. The aforementioned consideration is particularly important because it occurs in the newest families of Field Programmable Gate Arrays (FPGAs), which currently are a preferred platform for the implementation of DSP algorithms. En esta tesis se llevo a cabo la investigación del diseño de filtros de fase lineal con respuesta al impulso finita (FIR, Finite Impulse Response) de baja complejidad. Las propuestas desarrolladas son particularmente útiles para aplicaciones en comunicaciones digitales. Un método para disminuir la complejidad, que ha resultado fundamental y eficiente, consiste en dividir los filtros en subfiltros simples, dentro de los subfiltros más importantes para tal propósito se encuentran los filtros comb y coseno. Estos filtros tienen baja complejidad computacional y utilizan pocos recursos de hardware sin embargo presentan una característica en magnitud pobre. Por tal motivo, nuevas arquitecturas han sido desarrolladas en esta tesis usando los filtros comb y coseno como base. Las arquitecturas resultantes, especialmente útiles para filtrado pasa bajas de banda angosta para conversión de tazas de muestreo, presentan mejor característica de magnitud y mejor trade-offs en potencia, área y velocidad en comparación con sistemas previos recientemente desarrollados en la literatura que también dependen de subfiltros simples. Para filtros con coeficientes constantes, un método que ha resultado efectivo para diseñar filtros de baja complejidad consiste en expresar los coeficientes sin multiplicadores, los cuales son los elementos más costosos en términos de área, potencia y velocidad. Para este caso, la contribución aquí propuesta está enfocada en la implementación de las multiplicaciones por constantes como una red de adiciones y desplazamientos. Se desarrollaron nuevos límites inferiores teóricos para el número de operaciones con pipelining que son necesarias en bloques de multiplicaciones por una constante (SCM, Single Constant Multiplication) y multiplicaciones por múltiples constantes (MCM, Multiple Constant Multiplication). Estos límites inferiores se establecieron bajo la consideración que cada operación (suma o resta) puede tener n entradas, y el costo de una operación con pipelining es igual al costo de un registro simple de pipelining. El argumento anterior es particularmente importante porque así se considera en las familias más nuevas de arreglos de compuertas programables en campo (FPGAs, Field Programmable Gate Arrays), cuya plataforma es preferida actualmente para la implementación de algoritmos DSP. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2017-02 | |
| Tesis de doctorado | |
| Inglés | |
| Estudiantes Investigadores Público en general | |
| Cruz-Jimenez M.G. | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Doctorado en Electrónica |
Cargar archivos:
| Fichero | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| CruzJiMG.pdf | 5.36 MB | Adobe PDF | Visualizar/Abrir |