Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/472| Analysis and detection of wear-out failures in nanometer technologies | |
| HECTOR LUIS VILLACORTA MINAYA | |
| VICTOR HUGO CHAMPAC VILELA | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Integrated circuit realibility Integrated circuit test Semiconductor process modeling. | |
| In this work an analysis and detection of wear-out failures in nanometer tech-
nologies has been presented. Wear-out failure mechanisms depends on stress
conditions and workload during circuit operation.
Electromigration and self heating are the major interconnect wear-out failure
mechanisms.
On the other hand, the probability of an open defect at vias and interconnects
increases as technology scales. Weak resistive opens producing small delays are an
issue in nanometer technologies. The number of vias, that is in order of billions,
exceeds signi¯cantly the number of interconnects in a chip. Therefore resistive
vias are the most common cause of test escapes in nanometer technologies causing
reliability issues in circuits. Defective vias and interconnects are more prone to
su®er electromigration which can lead to a chip failure.
Negative Bias Temperature Instability and Hot Carrier Injection (HCI) are the
major sources of transistor aging causing a slow response of circuits. Transistor
aging phenomena is also considered a reliability issue according to International
Technology Roadmap for Semiconductors.
On-line testing techniques are employed to detect wear-out failures in order to
improve reliability. The testing is done by collecting information, during normal
operation, about the evolution of some system parameters, for instance, circuit
delay, over time and hence be able to determine when the system fails the design
speci¯cations. En este trabajo se realiza el análisis y la detección de fallas debidas a desgaste en tecnologías nanométricas. Las fallas por desgaste dependen de las condiciones de estrés y carga de trabajo durante la operación del circuito. Electromigración y auto-calentamiento son los mecanismos de falla de desgaste más importantes en interconexiones. Electromigración y auto-calentamiento son los mecanismos de falla de desgaste más importantes en interconexiones. Por otro lado, la probabilidad de existencia de un defecto en vías e interconexiones aumenta a medida que la tecnología se escala. Defectos resistivos débiles producen pequeños retardos y son un gran problema en tecnologías nanométricas. El número de vías (en el orden de los billones) excede considerablemente al número de interconexiones en un circuito integrado. Es por esta razón que un gran número de vías defectuosas escapan de las pruebas de test y constituyen serios problemas de confiabilidad en tecnologías actuales. Vías con defecto, son más suceptibles de sufrir electromigración, lo cual puede llevar a una falla total del circuito. Negative Bias Temperature Instability y Hot Carrier Injection (electrones calientes) son as fuentes de envejecimiento más importantes en transistores PMOS. El fenómeno de envejecimiento es también considerado un serio problema de confiabilidad de acuerdo a la International Technology Roadmap for Semiconductors. Técnicas de test on-line, son empleadas para detectar fallas debidas a desgastes, con el objetivo de mejorar la confiabilidad. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2009-09 | |
| Tesis de maestría | |
| Inglés | |
| Estudiantes Investigadores Público en general | |
| Villacorta-Minaya H.L. | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| VillacortaMHL.pdf | 4.19 MB | Adobe PDF | Visualizar/Abrir |