Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/551| Influencia del acoplo capacitivo en el test de fallas struck-open | |
| LUIS FERNANDO PEREZ JIMENEZ | |
| VICTOR HUGO CHAMPAC VILELA | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| CAD Capacitance Testing | |
| Since the 80's decade the silicon transistor has been the base of electronic industry. The technological advances have made it possible to obtain smaller transistors because of lithography and the manufacture processes have been improved. Consequently, the integration density and the circuits complexity have been increased. In current technologies the ruptures are a considerable defect. Due to this, it is very important to study these defects and to determine the optimum conditions for its test. In this thesis a test framework is proposed to improve the detection capacity of stuck-open defects. Within this framework two methodologies are developed, which altogether, allow to determine if the cases considered as critical can be detected or not, considering the capacitive couplings values, logical states and affected gates. Two methodologies executed by CAD tools are proposed. The first one called GVESOP, consists in a vectors generator for stuck-open faults. And the second one called SSOP, which consists in a simulator of stuck-open faults. The last one allows to estimate the defects coverage for the studied faults. GVESOP allows to increase the defects coverage for stuck-open faults. Consequently the number of non-detected defects is reduced. Some of the GVESOP characteristics are:
*GVESOP operation is based on the extraction of parasite capacitances from the analyzed circuits.
*GVESOP generates test vectors considering the capacitive effects using an ATPG commercial tool, considering the logical states of some circuit's nodes.
*GVESOP can be used in any combinational or sequential circuit.
Desde la década de los 80's, el transistor de silicio ha sido la base de la industria electrónica. Los avances tecnológicos ha hecho posible obtener transistores mas pequeños debido a que la litografía y los procesos de fabricación han sido mejorados. En consecuencia, la densidad de integración y la complejidad de los circuitos se ha incrementado. En las tecnologías actuales las rupturas son fallas importantes a ser tomadas en cuenta. Debido a esto, hay un fuerte interes estudiar estas y determinar las condiciones óptimas para su test. En esta tesis se propone un ambiente de pruebas para mejorar la capacidad de detección de fallas Stuck-Open. Bajo este ambiente se proponen dos metodologías, que en conjunto, permitan determinar si los casos considerados como críticos pueden ser detectados o no, considerando los valores de los acoplamientos capacitivos, estados lógicos y compuertas afectadas. Se proponen dos metodologías ejecutadas por medio de herramientas CAD. La primera llamada GVESOP (Generador de vectores Stuck-Open) que consiste en una herramienta para generar vectores de prueba que favorezcan la detección para fallas Stuck-Open. Y la segunda llamada SSOP (Simulador para Fallas Stuck-Open), la cual es un simulador de fallas stuck-open. Esta última permite estimar la cobertura para las fallas estudiadas. La herramienta GVESOP permite aumentar la cobertura para las fallas Stuck-Open. Como consecuencia el número de fallas no detectados es reducido. Algunas de las características del GVESOP son: *Su operación se basa en la extracción de las capacitancias parásitas de los circuitos analizados. *Genera vectores de prueba considerando los efectos capacitivos empleando una herramienta ATPG comercial, considerando los estados lógicos de algunos de los nodos del circuito. *Puede ser empleado en cualquier circuito combinacional o secuencial. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2008-09 | |
| Tesis de maestría | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Pérez-Jiménez LF | |
| DISEÑO DE FILTROS | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| PerezJLF.pdf | 1.67 MB | Adobe PDF | Visualizar/Abrir |