Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/568| Substrate loss characterization and modeling for high frequency CMOS applications | |
| EMMANUEL TORRES RIOS | |
| REYDEZEL TORRES TORRES | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| MOSFET Radio frecuency integrated circuits S-parameters | |
| Los avances en la tecnología de fabricación de transistores MOS para aplicaciones en sistemas de comunicación en el rango de las micro-ondas, ha sido posible gracias al escalamiento de la longitud de canal. Actualmente, se producen circuitos con transistores de longitud de canal del orden de 45 nm, como es el caso del procesador Core Duo de Intel. El escalamiento de la longitud de canal del transistor MOS a producido una mayor integración de circuitos en un solo encapsulado además de que el dispositivo alcance frecuencias de corte superiores a los 300 GHz. De esta forma, es posible integrar en un mismo encapsulado el sistema de comunicación de radiofrecuencia y el sistema de procesamiento digital de datos. Actualmente, se esta trabajando a nivel investigación en el desarrollo de sistemas de comunicación punto a punto con frecuencias de transmisión de 60 GHz. Para poder desarrollar los circuitos necesarios en el bloque de comunicación es necesario tener modelos precisos y confiables del transistor MOS que incluyan todos los efectos parásitos asociados al dispositivo cuando trabaja a frecuencias del orden de los 60 GHz. En esta tesis se describen los principales mecanismos de fuga en el transistor MOS. En específico en este trabajo doctoral se analizan los efectos del tuneleo de banda a banda entre drenaje y substrato, así como la modulación de carga en la región de traslape entre drenaje/fuente y compuerta. Los efectos de tuneleo banda a banda y modulación de la carga en la región de traslape entre drenaje/fuente y compuerta se analizó utilizando mediciones de parámetros S a frecuencias de hasta 50 GHz. Para ello se propusieron metodologías de extracción basadas en los principios físicos de operación de los transistores MOS. Dichas metodologías fueron verificadas en transistores MOS con una longitud de canal de 100 y 65 nm. Finalmente se presentan los retos para las nuevas generaciones de transistores MOS con una longitud de canal menor a 45 nm. Para transistores con una longitud de canal menor a los 45 nm, los efectos cuánticos son apreciables y determinan la respuesta del dispositivo. Esto implica enormes retos en el diseño, fabricación y modelado del transistor MOS. Es en este punto donde la caracterización y modelado de los transistores MOS usando medición de parámetros S, ha mostrado ser una de las herramientas de medición ideal para el estudio de efectos cuánticos tales como el tuneleo de banda a banda. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2008-11 | |
| Tesis de doctorado | |
| Inglés | |
| Estudiantes Investigadores Público en general | |
| Torres-Rios E | |
| DISEÑO DE CIRCUITOS | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Doctorado en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| TorresRiE.pdf | 2.1 MB | Adobe PDF | Visualizar/Abrir |