Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/677| Análisis y simulación de fallas struck-open en circuitos digitales basados en tecnologías FinFET | |
| JULIO CESAR VAZQUEZ HERNANDEZ | |
| VICTOR HUGO CHAMPAC VILELA | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Electronic devices Struck-open fault FinFET | |
| El diseño de circuitos integrados VLSI ha estado basado en el dispositivo MOSFET las últimas tres décadas. El continuo escalamiento de las tecnologías ha permitido mayores densidades de integración y mayores velocidades de operación. Sin embargo, el escalamiento del MOSFET en régimen manométrico presenta algunos efectos indeseables que degradan el rendimiento de este dispositivo. El aumento en los efectos de canal corto y el excesivo consumo de potencia estático son las principales razones que dificultan el continuo escalamiento del MOSFET para aplicaciones futuras. La tendencia del escalamiento tecnológico, busca nuevas alternativas para continuar con la evolución tecnológica. Actualmente transistores con materiales high-k y compuertas metálicas han sido empleados para continuar con el escalamiento. Una opción para seguir con el escalamiento tecnológico más allá de los 32nm es el empleo de nuevas estructuras, tal como los transistores de doble compuerta DGMOSFET, los cuales encuentran en el FinFET la manera más adecuada de fabricarlos. La International Technology Roadmap for Semiconductors (ITRS) reconoce la importancia de estos dispositivos en tecnologías futuras. El FinFET pertenece a la familia de los dispositivos basados en tecnologías de Silicio sobre aislante. Es un dispositivo en forma de aleta, el cual está rodeado por un electrodo de compuerta formando dos canales propiamente alineados en las paredes verticales de dicha aleta. Fallas stuck-open han sido tradicionalmente reconocidas como de difícil detección en tecnologías debido principalmente a que se requiere una secuencia de vectores para su detección. Debido a que en tecnologías futuras; la densidad de dispositivos, así como el número de metales y el número de vías serán incrementados, se tendrá una probabilidad elevada de tener fallas stuck-open. El presente trabajo se enfoca al estudio de fallas stuck-open en compuertas CMOS estáticas basados en tecnologías FinFET. Por otra parte este trabajo pretende determinar de que manera las corrientes de fuga en los FinFETs afectan el comportamiento de las compuertas digitales bajo test. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2008-09 | |
| Tesis de maestría | |
| Español | |
| Estudiantes Investigadores Público en general | |
| Vázquez-Hernández JC | |
| MICROELECTRÓNICA. DISEÑO | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| VazquezHJC.pdf | 5.67 MB | Adobe PDF | Visualizar/Abrir |