Por favor, use este identificador para citar o enlazar este ítem:
http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/770| Variational analysis of analog integrated circuits based on symbolic analysis | |
| ADOLFO ADAIR PALMA RODRIGUEZ | |
| ESTEBAN TLELO CUAUTLE | |
| Acceso Abierto | |
| Atribución-NoComercial-SinDerivadas | |
| Non-monte Carlo methods Symbol manipulation Optimization Simulation | |
| It is well known that with the down-scaling of the integrated circuit (IC) technology,
nanometer circuit designs become more and more sensitive to process variations. It
is caused in part by matching requirements between transistors. Those variations are
produced by fluctuations at the moment of manufacturing and have been continuously
increasing in relative magnitude as IC technology continues to scale to 45nm and below.
That is why the integrated circuit designer must study these process variations in order
to obtain more and more reliable circuits. Analog circuit designers usually perform a
Monte-Carlo (MC) simulation to analyze the stochastic mismatch and to predict the
variational responses of their designs under faults. As MC analysis requires a large
number of repeated circuit simulations, its computational cost is very expensive. In
this Thesis, a new performance bound analysis of analog circuits considering process
variations are proposed. The new method applies a recently reported graph based analysis
approach to generate the symbolic transfer function of a linear(ized) analog circuit. As a
result of applying symbolic analysis, one can have a good understanding on the behavior of the analog IC with respect to its circuit elements, and for that same reason, repeated
simulations as in MC analysis aren't needed, because the analytical expression is helpful
in determining performance bounds. For instance, in this Thesis, the frequency response
bounds (maximum and minimum) are obtained by performing nonlinear constrained
optimization, where the magnitude of the transfer function is the objective function to
be optimized subject to some ranges of process variational parameters. As shown in
this Thesis, the response bounds given by the optimization method are very accurate.
Furthermore, experimental results on testing several analog ICs show that the proposed
method gives the correct bounds, as those provided by the Monte Carlo analysis, while
the time process is comparable to the Monte Carlo simulation. Es bien sabido que con el escalamiento de la tecnología de circuitos integrados (IC), los circuitos de dimensiones nanométricas se vuelven más sensibles a las variaciones de proceso, debidas en parte a los requerimientos de acople entre transistores. Estas variaciones son producidas por fluctuaciones al momento de fabricarlos y se han incrementado debido al continuo escalamiento de la tecnología por debajo de los 45nm. Es por eso que los diseñadores de circuitos integrados deben estudiar estas variaciones de proceso para obtener circuitos cada vez más confiables. Los diseñadores analógicos usualmente realizan el análisis Monte-Carlo (MC) para analizar la disparidad estocástica y para predecir las respuestas variacionales de sus diseños bajo fallas. Dado que el análisis MC requiere un gran número de simulaciones repetidas, su costo computacional es alto. En esta Tesis, un nuevo método de análisis variacional para circuitos analógicos considerando variaciones de proceso es propuesto. Este nuevo método aplica un análisis basado en grafos, reportado recientemente, para generar la función de transferencia simbólica de un circuito analógico linealizado. Como resultado de aplicar análisis simbólico, se puede tener un buen entendimiento del funcionamiento de un IC analógico con respecto a sus elementos de circuito, y por esa misma razón, no se requiere hacer simulaciones repetidas como en el análisis MC, porque la expresión analítica es útil para obtener los bordes de comportamiento. Por lo pronto, en esta Tesis, los límites de la respuesta en frecuencia (máximo y mínimo) son obtenidos por medio de optimización con restricciones, en las que la magnitud de la función de transferencia es la función objetivo a ser optimizada sujeta a algunos rangos de los parámetros dados por las variaciones de proceso. Como se muestra en esta Tesis, los límites obtenidos de este método son muy exactos. Además, resultados experimentales para varios IC analógicos muestran que el método propuesto calcula los límites correctos, como los obtenidos en el análisis MC, mientras que el tiempo de ejecución es comparable a la simulación MC. | |
| Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| 2012-08 | |
| Tesis de maestría | |
| Inglés | |
| Estudiantes Investigadores Público en general | |
| Palma-Rodriguez A.A. | |
| ELECTRÓNICA | |
| Versión aceptada | |
| acceptedVersion - Versión aceptada | |
| Aparece en las colecciones: | Maestría en Electrónica |
Cargar archivos:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| PalmaRAA.pdf | 1.42 MB | Adobe PDF | Visualizar/Abrir |