Welcome to the Institutional Repository INAOE


Welcome to our Institutional Repository INAOE!

Our repository is a digital platform that contains all our academic, scientific, technological and innovation information, which is linked to the National Repository CONACYT following international standards set out in the Technical Guidelines for the construction of institutional repositories published by CONACYT.

Browsing by Author GUILLERMO ESPINOSA FLORES VERDAD


0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

Showing results 1 to 20 of 21


Issue DateTitlePublication Type/ Resource TypeAuthor(s)Submit Date
Jul-2016A 8-10Gbps 4-PAM transmitter actively terminated with pre-emphasis designTesis de maestríaJESUS ALONZO RODRIGUEZ ORTIZ24-Nov-2017
Nov-2011A PVT compensated active inductor based VCO on SOI CMOS technologyTesis de maestríaRICARDO ASTRO BOHORQUEZ13-Oct-2017
Jan-2011ADC tipo folding de 7 bits en tecnología SOI de 45 nmTesis de maestríaLUIS ANTONIO CARRILLO MARTINEZ13-Oct-2017
Dec-2018ADC tipo folding en modo corriente a 10 bits 1 GM/s basado en celdas winner take allTesis de maestríaLuis Felipe Salinas Mendoza10-May-2019
Jan-2009Analog realizations for decomposition and reconstruction of real time signals using the wavelet transformTesis de doctoradoMARCO ANTONIO GURROLA NAVARRO14-Sep-2017
2010Analogue wavelet transform with single biquad stage per scaleArtículoMARCO ANTONIO GURROLA NAVARRO; GUILLERMO ESPINOSA FLORES VERDAD11-Oct-2018
2009Data modulation technique and modulator/demodulator circuit designs for ultra wideband applicationsTesis de doctoradoGREGORIO VALDOVINOS FIERRO25-Sep-2017
Aug-2009Design and simulation strategies for fractional-N frequency synthesizersTesis de doctoradoVICTOR RODOLFO GONZALEZ DIAZ14-Sep-2017
Jun-2014Design of four-quadrant analog multipliers robust to PVT variationsTesis de maestríaROBERTO RAFAEL FLORES QUINTERO-
May-2007Design-for-Test Techniques for Opens in Undetected Branches in CMOS Latches and Flip-FlopsArtículoANTONIO ZENTENO RAMIREZ; GUILLERMO ESPINOSA FLORES VERDAD; VICTOR HUGO CHAMPAC VILELA19-Feb-2018
Dec-2014Diseño de un ADC SAR de 14 bits para aplicaciones biomédicas robusto a variaciones de proceso y temperaturaTesis de maestríaGISELA DE LA FUENTE CORTES-
17-Oct-2017Diseño de un phase locked loop con una nueva topología de VCO a través de un inductor activo Tesis de maestríaErick Jesús Arenas Mendoza26-Jan-2018
Apr-2015Diseño de un sistema de adquisición de potenciales evocados auditivos utilizando diferentes técnicas de filtradoTesis de maestríaMIGUEL HERNÁNDEZ ROSAS-
Jan-2017EEG signal processing based on stochastic resonanceTesis de doctoradoLUCIO FIDEL REBOLLEDO HERRERA-
2010Efficient dithering in MASH sigma-delta modulators for fractional frequency synthesizersArtículoVICTOR RODOLFO GONZALEZ DIAZ; MIGUEL ANGEL GARCIA ANDRADE; GUILLERMO ESPINOSA FLORES VERDAD11-Oct-2018
Jul-2016Inestabilidad debido a polarización y temperatura en circuitos integrados nanométricosTesis de maestríaALEJANDRO CAMPOS CRUZ13-Nov-2017
2010Optimized reduction of spur tones in fractional frequency synthesizersArtículoVICTOR RODOLFO GONZALEZ DIAZ; MIGUEL ANGEL GARCIA ANDRADE; GUILLERMO ESPINOSA FLORES VERDAD8-Oct-2018
Dec-2010Oscilador controlado por voltaje (VCO) con compensación de proceso, voltaje y temperatura (PVT)Tesis de maestríaOSCAR LOZADA ASCENCIO2-Oct-2017
Aug-2012PVT compensated OTA design on SOI-CMOS nanometer technologiesTesis de maestríaFRANCISCO JAVIER VILLOTA SALAZAR1-Nov-2017
Aug-2012PVT compensated PLL in 45nm SOI-CMOS technologyTesis de maestríaANDRÉS FELIPE AMAYA BELTRÁN25-Oct-2017