Mi INAOE Alertas Editar Perfil

Bienvenidos al Repositorio Institucional de INAOE

¡Bienvenido a nuestro Repositorio Institucional de INAOE!

Nuestro repositorio es una Plataforma digital que contiene toda nuestra información académica, científica, tecnológica y de innovación, la cual se encuentra vinculada al Repositorio Nacional del CONACYT siguiendo estándares internacionales contemplados en los Lineamientos Técnicos para la construcción de repositorios institucionales publicados por el CONACYT.

Buscar por Materia FPGA

0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

Mostrando resultados 1 a 20 de 25
Siguiente >

Fecha de publicaciónTítuloTipo de publicación/ Tipo de recursoAutor(es)Fecha de depósito
2012A multi-cycle fixed point square root module for FPGAsArtículoFernando Martín del Campo Ramírez; ALICIA MORALES REYES; JOSE ROBERTO PEREZ ANDRADE; RENE ARMANDO CUMPLIDO PARRA; ALDO GUSTAVO OROZCO LUGO; CLAUDIA FEREGRINO URIBE5-nov-2019
15-oct-2008Algoritmo reversible para ocultamiento de datos y su arquitectura hardware Tesis de maestríaZOBEIDA JEZABEL GUZMAN ZAVALETA25-sep-2017
nov-2014Arquitectura hardware compacta para criptografía ligera de llave públicaTesis de maestríaLUIS ARMANDO RODRIGUEZ FLORES-
dic-2020 Biometría Cancelable basada en funciones físicas inclonables en FPGA para señales ECGTesis de maestríaDiana Karen Torres23-may-2022
2018Control digital de un sistema de generación eléctrica solar monofásico con inyección a redTesis de doctoradoMarco Antonio Morales Caporal22-ago-2019
oct-2013Control híbrido de motores DC sin escobillas usando FPGATesis de maestríaSERGIO ANDRES REYES SIERRA-
nov-2014Detección de barras rotas en motores de inducción tipo jaula de ardilla por medio de MCSA y EMDTesis de maestríaRICARDO IVAN VALLES NOVO-
nov-2014Detección de barras rotas en motores de inducción tipo jaula de ardilla por medio de MCSA y EMDTesis de maestríaRICARDO IVAN VALLES NOVO6-nov-2017
ago-2022Diseño de sistema para la caracterización y adquisición de señales de un arreglo de detectores de tipo infrarrojoTesis de maestríaJose Yahir Manuel31-oct-2022
2009Efficient implementation of the RDM-QIM algorithm in an FPGAArtículoJOSE JUAN GARCIA HERNANDEZ; CAROLINA RETA CASTRO; RENE ARMANDO CUMPLIDO PARRA; CLAUDIA FEREGRINO URIBE13-jun-2018
oct-2016Encriptador de señal mediante osciladores caóticos implementados en FPGATesis de maestríaDULCE KAROLINA VAZQUEZ MORALES-
11-dic-2017Evaluación comparativa de estrategias de control predictivo del par para máquinas síncronas de imanes permanentes usando un FPGA Tesis de doctoradoOMAR SANDRE HERNANDEZ25-ene-2018
2013FPGA-Based Broken Bars Detection on Induction Motors Under Different Load Using Motor Current Signature Analysis and Mathematical MorphologyArtículoJosé de Jesús Rangel Magdaleno; Hayde Peregrina Barreto; JUAN MANUEL RAMIREZ CORTES; María del Pilar Gómez Gil; ROBERTO MORALES CAPORAL15-jun-2022
2012FPGA-based detection of SIFT interest keypointsArtículoLeonardo Chang Fernández; Luis Enrique Sucar Succar; MIGUEL OCTAVIO ARIAS ESTRADA20-abr-2021
2013FPGA-based detection of SIFT interest keypointsArtículoLeonardo Chang Fernández; Luis Enrique Sucar Succar; MIGUEL OCTAVIO ARIAS ESTRADA10-oct-2022
2013FPGA-based implementation alternatives for the inner loop of the Secure Hash Algorithm SHA-256ArtículoIgnacio Algredo Badillo; CLAUDIA FEREGRINO URIBE; RENE ARMANDO CUMPLIDO PARRA; MIGUEL MORALES SANDOVAL1-jun-2022
nov-2015Hardware architecture for frequent itemset mining in static datasets using a segmentation strategyTesis de maestríaMAURO MARTIN LETRAS LUNA-
jul-2014Mejoramiento de decimadores basados en filtros comb a través de filtros sin multiplicadoresTesis de maestríaJOSE RICARDO GARCIA BAEZ-
2019Monocular-SLAM dense mapping algorithm and hardware architecture for FPGA accelerationTesis de doctoradoABIEL AGUILAR GONZALEZ6-sep-2019
2013On an external memory scheme for processor arraysArtículoJOSE ROBERTO PEREZ ANDRADE; CESAR TORRES HUITZIL; RENE ARMANDO CUMPLIDO PARRA26-nov-2021
Mostrando resultados 1 a 20 de 25
Siguiente >