Welcome to the Institutional Repository INAOE


Welcome to our Institutional Repository INAOE!

Our repository is a digital platform that contains all our academic, scientific, technological and innovation information, which is linked to the National Repository CONACYT following international standards set out in the Technical Guidelines for the construction of institutional repositories published by CONACYT.

Browsing by Author VICTOR HUGO CHAMPAC VILELA


0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

Showing results 1 to 20 of 23


Issue DateTitlePublication Type/ Resource TypeAuthor(s)Submit Date
Feb-2008A test framework for interconnection open defects Tesis de doctoradoROBERTO GOMEZ FUENTES22-Sep-2017
2008A test generation methodology for interconnection opens considering signals at the coupled linesArtículoRoberto Gómez; ALEXANDRO GIRON ALLENDE; VICTOR HUGO CHAMPAC VILELA9-Apr-2018
Oct-2009An aware methodology to evaluate circuit testability for small delay defectsTesis de doctoradoJOSE LUIS GARCIA GERVACIO13-Sep-2017
Sep-2009Analysis and detection of wear-out failures in nanometer technologiesTesis de maestríaHECTOR LUIS VILLACORTA MINAYA25-Sep-2017
Dec-2010Análisis y modelado para roturas de interconexión en tecnologías avanzadasTesis de maestríaISRAEL LÓPEZ ORTEGA2-Oct-2017
Feb-2014Análisis y optimización de circuitos digitales nano-métricos en presencia de variaciones de procesoTesis de maestríaALEJANDRA NICTE HA REYES FLORES-
Sep-2008Análisis y simulación de fallas struck-open en circuitos digitales basados en tecnologías FinFET Tesis de maestríaJULIO CESAR VAZQUEZ HERNANDEZ17-Oct-2017
2010Built-In sensor for signal integrity faults in digital interconnect signalsArtículoVICTOR HUGO CHAMPAC VILELA; VICTOR AVENDAÑO FERNANDEZ4-Oct-2018
Nov-2015Circuitos robustos a envejecimiento de NBTI con voltaje dual de alimentaciónTesis de maestríaFREDDY ALEXANDER FORERO RAMIREZ-
May-2007Design-for-Test Techniques for Opens in Undetected Branches in CMOS Latches and Flip-FlopsArtículoANTONIO ZENTENO RAMIREZ; GUILLERMO ESPINOSA FLORES VERDAD; VICTOR HUGO CHAMPAC VILELA19-Feb-2018
Sep-2011Detection of small-delay defects in nanometer technologies using inter-path correlationTesis de maestríaFRANCISCO JAVIER GALARZA MEDINA17-Oct-2017
Feb-2015Diseño de circuitos digitales robusto a variaciones de procesoTesis de maestríaCARLOS ALBERTO SANABRIA DIAZ-
Nov-2007Diseño y análisis de celdas de memoria en presencia de radiación Tesis de maestríaJESUS MORENO MORENO10-Oct-2017
Oct-2013Diseño y pruebas de circuitos y sistemas digitales usando la correlación entre trayectoriasTesis de maestríaJORGE ALEJANDRO NOCUA CIFUENTES3-Nov-2017
2010Exploiting magnetic sensing capabilities of Short Split-Drain MAGFETsArtículoGERARD FRANZ SANTILLAN QUIÑONEZ; VICTOR HUGO CHAMPAC VILELA; ROBERTO STACK MURPHY ARTEAGA4-Oct-2018
Sep-2008Influencia del acoplo capacitivo en el test de fallas struck-openTesis de maestríaLUIS FERNANDO PEREZ JIMENEZ4-Oct-2017
Jul-2013Metodología de selección de caminos críticos para circuitos nanométricos CMOS tolerantes a envejecimiento debido a NBTITesis de maestríaANDRES FELIPE GOMEZ CHACON-
Feb-2016Métodos de optimización para circuitos digitales nanométricos considerando variaciones de procesoTesis de maestríaJUAN FRANCISCO TISZA CONTRERAS-
Jul-2010Modeling and design of split-drain MAGFETs and possible applications in integrated circuit testTesis de doctoradoGERARD FRANZ SANTILLAN QUIÑONEZ6-Oct-2017
Jun-2012Realistic detection of interconnect opens under process variationsTesis de doctoradoJESUS MORENO MORENO-