Mi INAOE Alertas Editar Perfil

Bienvenidos al Repositorio Institucional de INAOE

¡Bienvenido a nuestro Repositorio Institucional de INAOE!

Nuestro repositorio es una Plataforma digital que contiene toda nuestra información académica, científica, tecnológica y de innovación, la cual se encuentra vinculada al Repositorio Nacional del CONACYT siguiendo estándares internacionales contemplados en los Lineamientos Técnicos para la construcción de repositorios institucionales publicados por el CONACYT.

Buscar por Autor VICTOR HUGO CHAMPAC VILELA

Ir a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

O introducir las primeras letras:

Mostrando resultados 1 a 20 de 23
Siguiente >

Fecha de publicación	Título	Tipo de publicación/ Tipo de recurso	Autor(es)	Fecha de depósito
feb-2008	A test framework for interconnection open defects	Tesis de doctorado	ROBERTO GOMEZ FUENTES	22-sep-2017
2008	A test generation methodology for interconnection opens considering signals at the coupled lines	Artículo	Roberto Gómez; ALEXANDRO GIRON ALLENDE; VICTOR HUGO CHAMPAC VILELA	9-abr-2018
oct-2009	An aware methodology to evaluate circuit testability for small delay defects	Tesis de doctorado	JOSE LUIS GARCIA GERVACIO	13-sep-2017
sep-2009	Analysis and detection of wear-out failures in nanometer technologies	Tesis de maestría	HECTOR LUIS VILLACORTA MINAYA	25-sep-2017
dic-2010	Análisis y modelado para roturas de interconexión en tecnologías avanzadas	Tesis de maestría	ISRAEL LÓPEZ ORTEGA	2-oct-2017
feb-2014	Análisis y optimización de circuitos digitales nano-métricos en presencia de variaciones de proceso	Tesis de maestría	ALEJANDRA NICTE HA REYES FLORES	-
sep-2008	Análisis y simulación de fallas struck-open en circuitos digitales basados en tecnologías FinFET	Tesis de maestría	JULIO CESAR VAZQUEZ HERNANDEZ	17-oct-2017
2010	Built-In sensor for signal integrity faults in digital interconnect signals	Artículo	VICTOR HUGO CHAMPAC VILELA; VICTOR AVENDAÑO FERNANDEZ	4-oct-2018
nov-2015	Circuitos robustos a envejecimiento de NBTI con voltaje dual de alimentación	Tesis de maestría	FREDDY ALEXANDER FORERO RAMIREZ	-
may-2007	Design-for-Test Techniques for Opens in Undetected Branches in CMOS Latches and Flip-Flops	Artículo	ANTONIO ZENTENO RAMIREZ; GUILLERMO ESPINOSA FLORES VERDAD; VICTOR HUGO CHAMPAC VILELA	19-feb-2018
sep-2011	Detection of small-delay defects in nanometer technologies using inter-path correlation	Tesis de maestría	FRANCISCO JAVIER GALARZA MEDINA	17-oct-2017
feb-2015	Diseño de circuitos digitales robusto a variaciones de proceso	Tesis de maestría	CARLOS ALBERTO SANABRIA DIAZ	-
nov-2007	Diseño y análisis de celdas de memoria en presencia de radiación	Tesis de maestría	JESUS MORENO MORENO	10-oct-2017
oct-2013	Diseño y pruebas de circuitos y sistemas digitales usando la correlación entre trayectorias	Tesis de maestría	JORGE ALEJANDRO NOCUA CIFUENTES	3-nov-2017
2010	Exploiting magnetic sensing capabilities of Short Split-Drain MAGFETs	Artículo	GERARD FRANZ SANTILLAN QUIÑONEZ; VICTOR HUGO CHAMPAC VILELA; ROBERTO STACK MURPHY ARTEAGA	4-oct-2018
sep-2008	Influencia del acoplo capacitivo en el test de fallas struck-open	Tesis de maestría	LUIS FERNANDO PEREZ JIMENEZ	4-oct-2017
jul-2013	Metodología de selección de caminos críticos para circuitos nanométricos CMOS tolerantes a envejecimiento debido a NBTI	Tesis de maestría	ANDRES FELIPE GOMEZ CHACON	-
feb-2016	Métodos de optimización para circuitos digitales nanométricos considerando variaciones de proceso	Tesis de maestría	JUAN FRANCISCO TISZA CONTRERAS	-
jul-2010	Modeling and design of split-drain MAGFETs and possible applications in integrated circuit test	Tesis de doctorado	GERARD FRANZ SANTILLAN QUIÑONEZ	6-oct-2017
jun-2012	Realistic detection of interconnect opens under process variations	Tesis de doctorado	JESUS MORENO MORENO	-

Mostrando resultados 1 a 20 de 23

Siguiente >